-
-
公开(公告)号：CN115799257A
公开(公告)日：2023-03-14
申请号：CN202210920453.0
申请日：2022-08-02
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238 , H10B12/00
Abstract: 发明构思涉及一种半导体存储器装置。所述半导体存储器装置包括：基底，包括NMOS区域和PMOS区域；第一栅极图案，设置在基底的NMOS区域上；以及第二栅极图案，设置在基底的PMOS区域上。第一栅极图案包括顺序地堆叠在基底上的第一高k层、扩散减轻图案、N型逸出功图案和第一栅电极，第二栅极图案包括顺序地堆叠在基底上的第二高k层和第二栅电极，扩散减轻图案与第一高k层接触，第一栅电极的堆叠结构与第二栅电极的堆叠结构相同，并且第二栅极图案不包括N型逸出功图案。
-
公开(公告)号：CN108155189B
公开(公告)日：2022-11-22
申请号：CN201711247712.3
申请日：2017-12-01
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/768
Abstract: 一种制造半导体器件的方法包括：提供包括单元区和外围电路区的衬底，单元区包括位线结构、位线间隔物和下电极，外围电路区包括第一杂质区至第三杂质区；在外围电路区上形成层间绝缘膜；在层间绝缘膜上形成第一金属层；在第一杂质区与第二杂质区之间在第一金属层中形成第一沟槽和第二沟槽，第二沟槽设置在第二杂质区与第三杂质区之间并暴露层间绝缘膜；在第一沟槽上形成第一盖图案以在第一沟槽中形成气隙；用第一绝缘材料填充第二沟槽；以及在第一金属层上形成连接到第三杂质区的接触。
-
公开(公告)号：CN108231691B
公开(公告)日：2022-11-08
申请号：CN201711392771.X
申请日：2017-12-21
Applicant: 三星电子株式会社
IPC: H01L21/8242
Abstract: 一种制造半导体器件的方法包括：在第一区域与第二区域之间的衬底上形成器件隔离膜；形成第一密封膜和第二密封膜，使得第二密封膜的蚀刻选择性小于第一密封膜的蚀刻选择性；图案化第一密封膜和第二密封膜以暴露器件隔离膜的一部分和第二区域，使得底切被限定在第二密封膜的下表面下方；形成填充底切的填充膜，填充膜的厚度在第二密封膜的侧表面上比在其上表面上更厚；去除填充膜的一部分以在底切中形成填充间隔物；在填充间隔物上形成高k电介质膜和金属膜，并且图案化高k电介质膜和金属膜。
-
公开(公告)号：CN114975448A
公开(公告)日：2022-08-30
申请号：CN202210612427.1
申请日：2018-02-07
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242 , H01L21/768 , H01L21/8238 , H01L23/535 , H01L27/092 , H01L27/11 , H01L29/10 , C01G23/053
Abstract: 本发明提供一种半导体装置。所述半导体装置包括：衬底，包括单元区、核心区及位于单元区与核心区之间的边界区；边界元件隔离层，位于衬底的边界区中以将单元区与核心区隔开；高介电常数介电层，位于边界元件隔离层的至少一部分及衬底的核心区上；第一逸出功金属图案，包括与边界元件隔离层交叠的第一延伸部，第一逸出功金属图案位于高介电常数介电层上；以及第二逸出功金属图案，包括与边界元件隔离层交叠的第二延伸部，第二逸出功金属图案位于第一逸出功金属图案上，其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。
-
Patent Agency Ranking
公开(公告)号：CN107887364B
公开(公告)日：2021-11-23
申请号：CN201710858966.2
申请日：2017-09-21
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L21/768
Abstract: 提供一种具有对准键的半导体装置及其制造方法。对准键在基底上，该对准键包括：第一子对准键图案，具有顺序地堆叠在基底上的第一导电图案、第二导电图案和覆盖介电图案；对准键沟槽，穿过第一子对准键图案的至少一部分；以及下导电图案，在对准键沟槽中。对准键沟槽包括：上沟槽，设置在覆盖介电图案中且具有第一宽度；以及下沟槽，从上沟槽向下延伸且具有比第一宽度小的第二宽度。下导电图案包括分别设置在下沟槽的相对侧壁上的侧壁导电图案。
-
公开(公告)号：CN110491855A
公开(公告)日：2019-11-22
申请号：CN201811583019.8
申请日：2018-12-24
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L29/423 , H01L27/108
Abstract: 一种集成电路装置包括：衬底，其具有包括第一有源区的单元阵列区域和包括第二有源区的外围电路区域；直接接触件，其连接至单元阵列区域中的第一有源区；位线结构，其连接至单元阵列区域中的直接接触件；以及外围电路区域中的第二有源区上的外围电路栅极结构，其中，外围电路栅极结构包括各自掺杂有彼此掺杂浓度不同的载流子杂质的两个掺杂的半导体层。
-
公开(公告)号：CN108400130A
公开(公告)日：2018-08-14
申请号：CN201810127428.0
申请日：2018-02-07
Applicant: 三星电子株式会社
IPC: H01L23/535
CPC classification number: H01L27/1104 , H01L21/823807 , H01L27/092 , H01L27/10852 , H01L27/10867 , H01L27/10885 , H01L27/10888 , H01L27/10894 , H01L29/1029 , H01L23/535
Abstract: 本发明提供一种半导体装置。所述半导体装置包括：衬底，包括单元区、核心区及位于单元区与核心区之间的边界区；边界元件隔离层，位于衬底的边界区中以将单元区与核心区隔开；高介电常数介电层，位于边界元件隔离层的至少一部分及衬底的核心区上；第一逸出功金属图案，包括与边界元件隔离层交叠的第一延伸部，第一逸出功金属图案位于高介电常数介电层上；以及第二逸出功金属图案，包括与边界元件隔离层交叠的第二延伸部，第二逸出功金属图案位于第一逸出功金属图案上，其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。
-
公开(公告)号：CN108010882A
公开(公告)日：2018-05-08
申请号：CN201711021196.2
申请日：2017-10-27
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092
CPC classification number: H01L27/10897 , H01L27/10814 , H01L27/10823 , H01L27/10852 , H01L27/10876 , H01L27/10885 , H01L27/10888 , H01L27/10894
Abstract: 提供了制造存储器件的方法。该方法可以包括形成掩模图案，该掩模图案包括彼此平行并在基板的第一区域上延伸的多个线形部分。掩模图案可以在基板的第二区域上延伸。该方法还可以包括利用掩模图案作为掩模在第一区域中形成多个字线区域、分别在该多个字线区域中形成多条字线、以及从第二区域去除掩模图案以暴露第二区域。在从第二区域去除掩模图案之后掩模图案可以保留在第一区域上。该方法还可以包括在第二区域上形成沟道外延层，同时利用掩模图案作为沟道外延层在第一区域上生长的阻挡物。
-
公开(公告)号：CN119277775A
公开(公告)日：2025-01-07
申请号：CN202410631012.8
申请日：2024-05-21
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置，包括：有源阵列，其中，多个有源图案被布置在衬底上；栅极结构，其在第一方向上延伸并与有源图案的中心部分交叉；位线结构，其接触有源图案的与栅极结构的第一侧壁相邻的第一部分，并在第二方向上延伸；以及电容器，其电连接到有源图案中的每一个有源图案的与栅极结构的第二侧壁相邻的第二部分。在平面图中，有源图案中的每一个有源图案的上端部分和有源图案中的每一个有源图案的下端部分被布置为在相对于第一方向倾斜的第三方向上间隔开。在第二方向上并排布置的有源图案形成有源列。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.037 seconds)
