-
公开(公告)号：CN109841673A
公开(公告)日：2019-06-04
申请号：CN201811311350.4
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 公开了半导体装置及其制造方法。半导体装置包括：栅电极，位于基底上；上覆盖图案，位于栅电极上；以及下覆盖图案，位于栅电极与上覆盖图案之间。下覆盖图案包括：第一部分，位于栅电极与上覆盖图案之间；以及多个第二部分，从第一部分延伸到上覆盖图案的对应的侧表面上。上覆盖图案覆盖第二部分中的每个的最顶表面。
-
公开(公告)号：CN101800220A
公开(公告)日：2010-08-11
申请号：CN201010002113.7
申请日：2010-01-05
Applicant: 三星电子株式会社
IPC: H01L27/00 , H01L27/108
CPC classification number: H01L28/56 , H01L21/02189 , H01L21/022 , H01L21/02244 , H01L21/02247 , H01L21/31683 , H01L21/318 , H01L27/1085 , H01L28/40 , H01L28/75
Abstract: 一种具有改进电性能的电介质层的半导体器件及其相关方法，该半导体器件包括：下金属层、电介质层和上金属层，依次设置在半导体基板上；以及插入层，设置在电介质层与下金属层和上金属层中至少之一之间，其中电介质层包括金属氧化物膜，插入层包括金属材料膜。
-
公开(公告)号：CN111261704B
公开(公告)日：2024-07-12
申请号：CN201911003483.X
申请日：2019-10-22
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L23/538 , H01L29/78
Abstract: 一种半导体器件包括：有源图案，位于衬底上，所述有源图案在第一方向上延伸；栅电极，位于所述有源图案上，所述栅电极在与所述第一方向相交的第二方向上延伸，并且包括沿着所述第二方向布置的第一部分和第二部分；第一接触插塞，位于所述栅电极上，所述第一接触插塞连接到所述栅电极的所述第二部分的顶表面；源极/漏极区，位于在所述栅电极的侧壁上的所述有源图案中；以及源极/漏极接触，位于所述源极/漏极区上，所述源极/漏极接触的顶表面的高度高于所述栅电极的所述第一部分的顶表面的高度，并且低于所述栅电极的所述第二部分的所述顶表面的高度。
-
公开(公告)号：CN111490048B
公开(公告)日：2024-07-09
申请号：CN201911270314.2
申请日：2019-12-12
Applicant: 三星电子株式会社
Abstract: 一种半导体器件和制造半导体器件的方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括第一区域和第二区域；层间绝缘层，位于所述半导体衬底上，所述层间绝缘层包括：第一开口，所述第一开口在所述第一区域上，并且具有第一宽度；以及第二开口，所述第二开口在所述第二区域上，并且具有第二宽度，所述第二宽度大于所述第一宽度；至少一个第一金属图案，所述至少一个第一金属图案填充所述第一开口；第二金属图案，所述第二金属图案位于所述第二开口中；以及填充图案，所述填充图案在所述第二开口中位于所述第二金属图案上，其中，所述至少一个第一金属图案和所述第二金属图案均包括相同的第一金属材料，所述填充图案由非金属材料形成。
-
公开(公告)号：CN109841673B
公开(公告)日：2024-05-28
申请号：CN201811311350.4
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 公开了半导体装置及其制造方法。半导体装置包括：栅电极，位于基底上；上覆盖图案，位于栅电极上；以及下覆盖图案，位于栅电极与上覆盖图案之间。下覆盖图案包括：第一部分，位于栅电极与上覆盖图案之间；以及多个第二部分，从第一部分延伸到上覆盖图案的对应的侧表面上。上覆盖图案覆盖第二部分中的每个的最顶表面。
-
Patent Agency Ranking
公开(公告)号：CN117917773A
公开(公告)日：2024-04-23
申请号：CN202311270775.6
申请日：2023-09-27
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L23/48
Abstract: 提供了一种半导体装置，所述半导体装置包括：有源图案，在第一方向上延伸；多个栅极结构，在第一方向上间隔开，并且包括在第二方向上延伸的栅电极；源极/漏极图案，在相邻的栅极结构之间；硅化物掩模图案，在源极/漏极图案上，硅化物掩模图案的上表面低于栅电极的上表面；源极/漏极接触件，在源极/漏极图案上连接到源极/漏极图案；以及接触件硅化物膜，在源极/漏极接触件和源极/漏极图案之间与硅化物掩模图案的底表面接触，其中，从源极/漏极图案的最下面的部分到源极/漏极接触件的最下面的部分的高度小于从源极/漏极图案的最下面的部分到硅化物掩模图案的底表面的高度。
-
公开(公告)号：CN117894838A
公开(公告)日：2024-04-16
申请号：CN202311324255.9
申请日：2023-10-12
Applicant: 三星电子株式会社
IPC: H01L29/78
Abstract: 一种半导体器件包括：在衬底上的有源区；彼此间隔开的多个沟道层；在衬底上的栅极结构；在栅极结构的至少一侧的源极/漏极区；以及连接到源极/漏极区的接触插塞。接触插塞包括金属半导体化合物层和在金属半导体化合物层上的阻挡层。接触插塞包括位于金属半导体化合物层和阻挡层彼此直接接触的位置处的第一倾斜表面和第二倾斜表面。阻挡层包括朝向栅极结构突出的第一端和第二端。第一端和第二端位于比最上面的沟道层的上表面高的水平处。金属半导体化合物层的最上部位于比源极/漏极区的上表面高的水平处。
-
公开(公告)号：CN115346955A
公开(公告)日：2022-11-15
申请号：CN202210486652.5
申请日：2022-05-06
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768
Abstract: 一种集成电路(IC)器件及其制造方法，该集成电路器件包括在基板上且在限定局部区域的封闭曲线中的第一导电线。第一导电线具有第一端部和第二端部。第二导电线在局部区域之外。第二导电线具有沿着该封闭曲线的直线部分和沿着该封闭曲线的凸出端部。凸出端部在第二横向方向上从直线部分朝向第一导电线的第一端部突出，并比第一端部进一步向局部区域的外部突出。一种制造IC器件的方法包括形成具有心轴孔的第一参考图案。在心轴孔内形成参考间隔物。形成第二参考图案。第二参考图案具有偏移孔。
-
公开(公告)号：CN114388502A
公开(公告)日：2022-04-22
申请号：CN202110651929.0
申请日：2021-06-11
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/423
Abstract: 公开了一种半导体装置。所述半导体装置可以包括：基底；有源图案，位于基底的上部中并且在第一方向上延伸；栅电极，与有源图案交叉并且在与第一方向交叉的第二方向上延伸；第一栅极间隔件，覆盖栅电极的侧表面；第一抑制层，位于栅电极与第一栅极间隔件之间；以及栅极绝缘层，位于栅电极与有源图案之间。栅极绝缘层可以包括高k介电层和栅极氧化物层。栅极氧化物层可以位于高k介电层与有源图案之间。高k介电层可以局部地设置在栅极氧化物层与栅电极之间。
-
公开(公告)号：CN105720092B
公开(公告)日：2020-08-11
申请号：CN201510953933.7
申请日：2015-12-17
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L21/28
Abstract: 本公开提供了半导体器件以及制造该半导体器件的方法，该半导体器件配置为通过在势垒层之间形成氧化物层来阻挡物理扩散路径从而防止杂质通过势垒层之间的物理扩散路径扩散。该半导体器件包括：栅绝缘层，形成在基板上；第一势垒层，形成在栅绝缘层上；氧化物层，形成在第一势垒层上，该氧化物层包括通过氧化第一势垒层中包含的材料而形成的氧化物；第二势垒层，形成在氧化物层上；栅电极，形成在第二势垒层上；以及源极/漏极，在基板中设置在栅电极的相反两侧。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.04 seconds)
