公开(公告)号：CN110729241A

公开(公告)日：2020-01-24

申请号：CN201910547303.8

申请日：2019-06-24

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  李基硕 ,  金根楠 ,  黄有商

IPC: H01L21/822 ,  H01L27/06 ,  H01L27/11524 ,  H01L27/11531 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 公开了制造半导体装置的方法。所述方法包括：在基底上交替地堆叠多个介电层和多个第一半导体层以形成模结构；形成穿透模结构的孔；在基底上形成填充孔的第二半导体层；以及将激光照射到第二半导体层上。

公开(公告)号：CN109524383A

公开(公告)日：2019-03-26

申请号：CN201811091300.X

申请日：2018-09-18

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李明东 ,  金熙中 ,  金桐 ,  金奉秀 ,  朴硕韩 ,  安佑松 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0649 ,  H01L23/528 ,  H01L23/535 ,  H01L27/10814 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/10891 ,  H01L27/10894 ,  H01L27/10897 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76847 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5283

Abstract: 一种半导体存储器件包括：衬底，包括有源区；字线，在所述衬底中，并且每个字线沿与衬底的上表面平行的第一方向延伸；位线结构，分别与有源区相连，并且每个位线结构沿与第一方向相交的第二方向延伸；以及间隔物结构，在所述位线结构中的相应位线结构的侧壁上。每个间隔物结构包括第一间隔物、第二间隔物和第三间隔物。第二间隔物设置在第一间隔物和第三间隔物之间，并且包括由第二间隔物的内表面限定的至少一个空隙。所述第二间隔物的高度大于所述至少一个空隙的高度。

公开(公告)号：CN109427879A

公开(公告)日：2019-03-05

申请号：CN201811024895.7

申请日：2018-09-04

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金真范 ,  金奉秀 ,  李圭弼 ,  洪亨善 ,  黄有商

IPC: H01L29/778 ,  H01L29/78

Abstract: 提供了包括二维材料的装置，所述装置包括：基底；第一电极，位于基底上；绝缘图案，位于基底上；第二电极，位于绝缘图案的上端上；二维(2D)材料层，位于绝缘图案的侧表面上；栅极绝缘层，覆盖2D材料层；以及栅电极，接触栅极绝缘层。绝缘图案在与基底基本垂直的方向上从第一电极延伸。2D材料层包括与绝缘图案的侧表面基本平行的至少一个原子层的2D材料。

公开(公告)号：CN109390340A

公开(公告)日：2019-02-26

申请号：CN201810901544.3

申请日：2018-08-09

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  赵珉熙 ,  金奉秀 ,  金俊秀 ,  山田悟 ,  李元锡 ,  黄有商

IPC: H01L27/108

Abstract: 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中，第二栅电极部分在一方向上比第一栅电极部分宽。而且，在一些实施方式中，第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。

公开(公告)号：CN109285857A

公开(公告)日：2019-01-29

申请号：CN201810691309.8

申请日：2018-06-28

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  金奉秀 ,  金英培 ,  许基宰 ,  高宽协 ,  洪亨善 ,  黄有商

IPC: H01L27/22 ,  H01L27/24

Abstract: 一种半导体装置包括：彼此紧挨着地设置在衬底上的第一存储器部、第一外围电路部和第二外围电路部；以及与所述第一存储器部横向地隔开的第二存储器部，所述第二外围电路部和所述第二存储器部彼此紧挨着地设置在所述衬底上，其中，所述第一存储器部包括多个第一存储单元，每个所述第一存储单元包括单元晶体管和连接到所述单元晶体管的电容器，所述第二存储器部包括多个第二存储单元，每个所述第二存储单元包括彼此串联连接的可变电阻元件和选择元件，其中，所述第二存储单元距离所述衬底比每个所述电容器高。

公开(公告)号：CN109256377A

公开(公告)日：2019-01-22

申请号：CN201810769672.7

申请日：2018-07-13

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  金奉秀 ,  金英培 ,  许基宰 ,  高宽协 ,  洪亨善 ,  黄有商

IPC: H01L27/02 ,  H01L27/108 ,  H01L45/00

Abstract: 一种半导体器件包括：设置在衬底上的第一存储部分、第一周边电路部分和第二周边电路部分；以及堆叠在第二周边电路部分上的第二存储部分和布线部分，其中第一存储部分包括多个第一存储单元，第一存储单元的每个包括单元晶体管和连接到单元晶体管的电容器，第二存储部分包括多个第二存储单元，第二存储单元的每个包括彼此串联联接的可变电阻元件和选择元件，布线部分包括多个线图案，其中线图案和第二存储单元相对于衬底高于电容器。

公开(公告)号：CN108766969A

公开(公告)日：2018-11-06

申请号：CN201810329924.4

申请日：2018-04-13

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金大益 ,  金奉秀 ,  朴济民 ,  张世明 ,  黄有商

IPC: H01L27/11563 ,  H01L27/11568

Abstract: 本发明提供一种制造半导体存储器装置的方法，包含：在半导体衬底上形成位线和位线封盖图案；形成覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物；形成与第一间隔物的侧壁接触且具有低于第一间隔物的上部末端的顶部表面的接触塞；移除第一间隔物的上部部分；形成封闭至少空隙的入口的第一牺牲层；形成覆盖位线封盖图案的侧壁且具有与第一间隔物的顶部表面接触的底部表面的第二间隔物；以及移除第一牺牲层。位线封盖图案在位线上。接触塞包含暴露于顶部表面上的空隙。

公开(公告)号：CN108155173A

公开(公告)日：2018-06-12

申请号：CN201711261582.9

申请日：2017-12-04

Applicant: 三星电子株式会社

Inventor： 洪镇宇 ,  金大益 ,  尹灿植 ,  李基硕 ,  韩东珉 ,  张成豪 ,  黄有商 ,  金奉秀 ,  朴济民

IPC: H01L23/50 ,  H01L27/088

CPC classification number: H01L23/5226 ,  H01L21/76802 ,  H01L27/10814 ,  H01L27/10888 ,  H01L27/10894 ,  H01L27/11568 ,  H01L27/0886 ,  H01L23/50

Abstract: 一种半导体器件包括基板，该基板包括包含单元有源区域的单元阵列区域。绝缘图案在基板上。绝缘图案包括暴露单元有源区域并且延伸到单元有源区域中的直接接触孔。直接接触导电图案在直接接触孔中并且连接到单元有源区域。位线在绝缘图案上。位线连接到直接接触导电图案并且在垂直于绝缘图案的上表面的方向上延伸。绝缘图案包括包含非金属基电介质材料的第一绝缘图案和在第一绝缘图案上的第二绝缘图案。第二绝缘图案包括具有比第一绝缘图案的介电常数高的介电常数的金属基电介质材料。

公开(公告)号：CN108133936A

公开(公告)日：2018-06-08

申请号：CN201711234913.X

申请日：2017-11-30

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  李宰圭 ,  徐基皙 ,  洪亨善 ,  黄有商 ,  高宽协

IPC: H01L27/108 ,  H01L27/22 ,  G11C11/406 ,  G11C11/408

CPC classification number: G11C14/0036 ,  G11C7/10 ,  G11C11/005 ,  G11C14/0045 ,  G11C14/0081 ,  G11C14/009 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10829 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10891 ,  H01L27/222 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/2463 ,  H01L29/0847 ,  H01L29/4236 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1608 ,  H01L27/10805 ,  G11C11/40615 ,  G11C11/4087

Abstract: 本发明提供一种集成电路(IC)器件和制造该IC器件的方法，其中该IC器件可以包括包含单个芯片的单个基板以及在基板上互相间隔开并且具有不同结构的多个存储单元。制造IC器件可以包括在基板的第一区域中形成多条第一字线以及在基板的第二区域中或者第二区域上形成多条第二字线。多个电容器可以形成在第一字线上。多条源极线可以形成在第二字线上。覆盖所述多个电容器和所述多条源极线的绝缘层可以形成在第一区域和第二区域中。可变电阻结构可以形成在第二区域中的与基板的上表面间隔开第一垂直距离的位置处。

公开(公告)号：CN103779318B

公开(公告)日：2018-03-27

申请号：CN201310512143.6

申请日：2013-10-25

Applicant: 三星电子株式会社

Inventor： 金奉秀 ,  朴正焕 ,  崔成菅 ,  李圭现 ,  洪亨善 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0649 ,  H01L21/76831 ,  H01L21/76897 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10888 ,  H01L29/4236

Abstract: 本公开提供包括凹陷有源区的半导体器件及形成该半导体器件的方法。每个半导体器件可以包括基板，该基板包括有源区，有源区包括第一和第二区域。每个半导体器件可以包括在有源区的第一和第二区域之间的器件隔离层。每个半导体器件可以包括分别由器件隔离层的凹陷部分和有源区的第一区域的凹陷部分限定的接触孔。而且，有源区的第一区域的最上表面可以限定接触孔的最下部分。