-
公开(公告)号：CN107527954A
公开(公告)日：2017-12-29
申请号：CN201710324502.3
申请日：2017-05-10
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L27/12
Abstract: 提供一种可靠性较高的半导体装置。半导体装置具有：氧化物半导体层；氧化物半导体层的上方的栅极电极；氧化物半导体层与栅极电极之间的栅极绝缘层；第1绝缘层，处于氧化物半导体层的上方，设有第1开口部；布线，处于第1绝缘层上，包含铝层，经由第1开口部电连接于氧化物半导体层；阻挡层，将第1绝缘层上、布线上及布线的侧面覆盖，包含氧化铝；以及阻挡层上的有机绝缘层。
-
公开(公告)号：CN119789526A
公开(公告)日：2025-04-08
申请号：CN202411353352.5
申请日：2024-09-26
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置及其制造方法。本发明提供抑制像素的开口率的降低的半导体装置。半导体装置包括：第一栅电极；第一栅电极之上的包含具有多晶结构的第一氧化物半导体的氧化物半导体层；与氧化物半导体层电连接的源电极及漏电极；和源电极及漏电极之上的与第一栅电极及氧化物半导体层重叠的第二栅电极，第二栅电极包含具有多晶结构的第二氧化物半导体，第二栅电极与第一栅电极电连接。
-
公开(公告)号：CN119767782A
公开(公告)日：2025-04-04
申请号：CN202411357136.8
申请日：2024-09-27
Applicant: 株式会社日本显示器
IPC: H10D84/83 , H01L23/528 , H10D62/40
Abstract: 本发明提供一种具有高的可靠性的半导体装置。半导体装置包含：氧化物半导体层，其包含含有杂质元素的杂质区域，且具有多晶结构；栅极电极，其设置在氧化物半导体层上；绝缘层，其设置在氧化物半导体层与栅极电极之间；第1接触孔，其贯通绝缘层，且露出杂质区域；第2接触孔，其至少贯通绝缘层，且具有比第1接触孔的深度更大的深度；和连接布线，其经由第1接触孔及第2接触孔，将杂质区域和通过第2接触孔而露出的层进行电连接；其中，连接布线包含第1导电层以及第1导电层上的第2导电层，第1导电层中的从第2导电层露出的部分含有杂质元素。
-
公开(公告)号：CN119767752A
公开(公告)日：2025-04-04
申请号：CN202411344225.9
申请日：2024-09-25
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置及其制造方法。提供抑制光劣化的半导体装置。半导体装置包含：栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有多晶结构的氧化物半导体层；氧化物半导体层上的源电极及漏电极；和覆盖源电极及漏电极、且与氧化物半导体层相接的层间绝缘层，S值为1.5V/dec以上2.5V/dec以下。氧化物半导体层包含：与源电极及漏电极中的一者重叠的第1区域；和与层间绝缘层相接的第2区域，第1区域的膜厚与第2区域的膜厚之差可以为5nm以下。
-
公开(公告)号：CN119604968A
公开(公告)日：2025-03-11
申请号：CN202380055153.3
申请日：2023-07-26
IPC: H01L21/363 , C23C14/08 , H10D30/67
Abstract: 层叠结构体具有基底绝缘层、设置在基底绝缘层上的金属氧化物层、和与金属氧化物层相接地设置的氧化物半导体层，氧化物半导体层有与金属氧化物层中包含的金属元素相同的金属元素具有浓度梯度的区域，金属元素的浓度梯度随着接近金属氧化物层与氧化物半导体层的界面而增加。
-
Patent Agency Ranking
公开(公告)号：CN119498029A
公开(公告)日：2025-02-21
申请号：CN202380051062.2
申请日：2023-07-27
IPC: H10D30/67
Abstract: 氧化物半导体膜，其为设置在基板之上的具有多晶结构的氧化物半导体膜，氧化物半导体膜的晶体结构为方铁锰矿型结构，在使用Cu‑Kα射线的面外XRD衍射图案中，氧化物半导体膜的(222)面的峰强度相对(422)面的峰强度之比为3.0以下。由(222)面的所述峰算出的微晶直径可以为10nm以上。
-
公开(公告)号：CN119422456A
公开(公告)日：2025-02-11
申请号：CN202380042084.2
申请日：2023-04-19
Abstract: 薄膜晶体管(10)包括：设置在基板(100)之上的具有多晶结构的氧化物半导体层(140)；设置在氧化物半导体层之上的栅电极(160)；和设置在氧化物半导体层与栅电极之间的栅极绝缘层(150)，氧化物半导体层包括：与栅电极重叠且具有第一载流子浓度(n1)的第一区域(141)；与栅电极不重叠且具有第二载流子浓度(n2)的第二区域(142)；和与栅电极重叠且位于第一区域与所述第二区域之间的第三区域(143)，第二载流子浓度比第一载流子浓度大，第三区域的载流子浓度在从第二区域朝向所述第一区域的沟道长度方向上减少，沟道长度方向上的第三区域的长度为0.00μm以上0.60μm以下。
-
公开(公告)号：CN118891736A
公开(公告)日：2024-11-01
申请号：CN202380027827.9
申请日：2023-03-14
Applicant: 株式会社日本显示器
IPC: H01L29/786 , G09F9/30 , H01L21/28 , H01L21/336 , H01L29/423 , H01L29/49 , H10K50/00
Abstract: 半导体装置(10)具有：设置在绝缘表面之上的氧化物半导体层(140)；设置在氧化物半导体层之上的栅极绝缘层(150)；和隔着栅极绝缘层而设置在氧化物半导体层之上的栅电极(160)，栅电极从栅极绝缘层侧起依次具有含钛层(162)及导电层(164)，栅极绝缘层包括与栅电极重叠的第一区域(152)和与栅电极不重叠的第二区域(154)，含钛层的厚度(T3)为第一区域中的厚度(T1)的50％以下。
-
公开(公告)号：CN118872072A
公开(公告)日：2024-10-29
申请号：CN202380021202.1
申请日：2023-03-13
Applicant: 株式会社日本显示器
IPC: H01L29/786 , G09F9/30 , H10K50/00
Abstract: 半导体装置，其包含：绝缘表面之上的氧化金属层；氧化金属层之上的氧化物半导体层；和氧化物半导体层之上的绝缘层，其中，绝缘层包含与氧化物半导体层重叠的第1区域，第1区域的第1铝浓度为1×1017atoms/cm3以上。第1区域可以为从位于氧化物半导体层的相反侧的绝缘层的表面起50nm以下的区域。
-
公开(公告)号：CN117712178A
公开(公告)日：2024-03-15
申请号：CN202311123409.8
申请日：2023-09-01
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L29/06 , H01L29/24 , H01L27/12
Abstract: 本发明涉及半导体器件。本发明实现高迁移率且可靠性高的半导体器件。半导体器件具备：基板；以铝为主成分的金属氧化物层，其设置在所述基板之上；氧化物半导体层，其设置在所述金属氧化物层之上；栅电极，其与所述氧化物半导体层对置；和所述氧化物半导体层与栅电极之间的栅极绝缘层。所述金属氧化物层的厚度为1nm以上4nm以下。所述金属氧化物层的厚度也可以是1nm以上3nm以下。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.041 seconds)
