公开(公告)号：CN1627514A

公开(公告)日：2005-06-15

申请号：CN200410098256.7

申请日：2004-12-01

Applicant: 精工爱普生株式会社

Inventor： 汤泽秀树

IPC: H01L23/48 ,  H01L21/60 ,  G02F1/1345

CPC classification number: H01L23/49838 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/00

Abstract: 本发明可以提供可靠性高的半导体装置和电子器件及其制造方法。本发明的半导体装置具有：具有包括多个岸面(22)的配线图案(20)的基板(10)，和具有多个电极(32)、以使电极(32)与岸面(22)对向的形态搭载在基板(10)上而形成的半导体芯片(30)。多个岸面(22)，以划分成沿着多个平行的第1直线(310)的多个第1组(110)的形态排列，在沿着第1直线(310)的方向上形成扩宽的外形。多个电极(32)，以划分成分别沿着多个平行的第2直线(330)的多个第2组(130)的形态排列，在与第2直线(330)交叉的方向上形成扩宽的外形。岸面(22)和电极(32)以长度方向交叉的形态重叠而形成电连接。

公开(公告)号：CN1627513A

公开(公告)日：2005-06-15

申请号：CN200410097853.8

申请日：2004-12-01

Applicant: 精工爱普生株式会社

Inventor： 汤泽秀树

IPC: H01L23/48 ,  H01L23/14 ,  H01L21/60 ,  H01L21/00

CPC classification number: H01L23/49838 ,  H01L23/4985 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/09701 ,  H01L2924/00

Abstract: 本发明可以提供可靠性高的半导体装置和电子设备及其制造方法。该半导体装置具有：有包括多个引线(32)的配线图案(30)的基板(20)，和按照使电极(12)与配线图案(30)对向那样搭载在基板(20)上而形成的半导体芯片(10)。按照划分成分别沿着多个平行的第1直线(110)的多个第1组(310)那样、而且按照划分成分别沿着在与第1直线(110)交叉的方向上延伸的多个第2直线(120)的多个第2组(320)那样排列电极(12)。各自的引线(32)包括：与1个电极(12)对向的连接部(34)、从连接部(34)沿着第1直线(110)延伸的延设部(36)、和从延设部(36)引出、在与第1直线(110)交叉的方向上延伸的引出部(38)。

公开(公告)号：CN100373583C

公开(公告)日：2008-03-05

申请号：CN200510074292.4

申请日：2005-06-02

Applicant: 精工爱普生株式会社

Inventor： 汤泽健 ,  汤泽秀树 ,  高野道义

IPC: H01L21/70 ,  H01L21/60 ,  H01L21/44 ,  H01L21/3205

CPC classification number: H01L24/10 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/1301 ,  H01L2924/13091 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 一种半导体装置的制造方法，包括：在形成了元件(12)的半导体部分(10)上形成具有用于接触部(54)的接触孔(27)的绝缘层(20)的工序；使电极焊盘(30)按照在与接触部重叠的位置遗留凹陷部(36)或突起部(96)的形式形成于绝缘层上的工序；按照在电极焊盘的第一部分(32)上具有开口部(62)并且覆盖在第二部分(34)上的形式形成钝化膜(60)的工序；在电极焊盘上形成阻挡层(64)的工序；和按照大于钝化膜的开口部且使一部分覆盖在钝化膜上的形式形成凸块(70)的工序。并且，使接触部在与凸块重叠的范围内避开电极焊盘的第一部分，而与第二部分连接。这样在不进行平坦化工序的情况下，提高电连接可靠性。

公开(公告)号：CN1225785C

公开(公告)日：2005-11-02

申请号：CN03106655.0

申请日：2003-02-27

Applicant: 精工爱普生株式会社

Inventor： 汤泽秀树

IPC: H01L23/12 ,  H01L21/48 ,  H01L21/60 ,  H01L21/301

CPC classification number: H05K1/0266 ,  H01L23/4985 ,  H01L23/544 ,  H01L2223/54473 ,  H01L2924/0002 ,  H01L2924/09701 ,  H05K1/0393 ,  H05K3/0008 ,  H05K3/0052 ,  H05K3/242 ,  H05K13/06 ,  H05K2201/09263 ,  H05K2203/1545 ,  H05K2203/175 ,  H01L2924/00

Abstract: 本发明提供一种布线基板及带状布线基板的制造方法。其目的是通过识别定位标记，在正确的位置将布线基板切断。将支持排列成矩阵状的多个布线图形(22)的基板(10)，至少在相邻的布线图形(22)之间切断。在基板(10)上，在布线图形(22)的相邻的列之间，直线排列形成多个定位标记(40)。以定位标记(40)为基准进行基板(10)的切断工序。

公开(公告)号：CN1638107A

公开(公告)日：2005-07-13

申请号：CN200410098090.9

申请日：2004-12-08

Applicant: 精工爱普生株式会社

Inventor： 汤泽秀树

IPC: H01L23/48 ,  H01L21/60 ,  G02F1/1345

CPC classification number: H01L23/50 ,  H01L21/563 ,  H01L23/49838 ,  H01L2224/16 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701

Abstract: 一种集成电路设计自由度高的半导体芯片和半导体装置及其制造方法。半导体芯片包含形成集成电路(13)的半导体基片(12)。半导体芯片具有多个电极(20)，呈面阵状设置在半导体基片(12)上，被分成分别沿多条平行的第1直线(110)的多个第1组(310)进行排列，半导体基片(12)内部保持电连接。

公开(公告)号：CN1441487A

公开(公告)日：2003-09-10

申请号：CN03106798.0

申请日：2003-02-28

Applicant: 精工爱普生株式会社

Inventor： 汤泽秀树

IPC: H01L23/12 ,  H01L23/48 ,  H01L21/60 ,  H01L21/48

CPC classification number: H01L23/49838 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/73204 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H05K1/111 ,  H05K3/243 ,  H05K3/3436 ,  H05K3/3452 ,  H05K2201/0969 ,  H05K2201/099 ,  H05K2201/10674 ,  H01L2924/00014

Abstract: 本发明提供一种布线基板及其制造方法、电子部件和电子仪器。其目的是，在防止布线断线的同时，防止基板上保护膜的剥离。布线基板(10)包含：由接合区(22)和与接合区(22)连接的线(28)组成的布线(20)；支持布线(20)的基板(12)；以及设在基板(12)上的有开口部(42)的保护膜(40)。接合区(22)包含：与线(28)的连接部(26)的部分并由被保护膜(40)覆盖形成的第1部分(23)；从开口部(42)露出的第2部分(24)。至少在接合区(22)的第1部分(23)上，形成露出基板(12)的孔(30)。

公开(公告)号：CN1441470A

公开(公告)日：2003-09-10

申请号：CN03106462.0

申请日：2003-02-26

Applicant: 精工爱普生株式会社

Inventor： 汤泽秀树

IPC: H01L21/48 ,  H01L21/60 ,  H01L23/12

CPC classification number: H05K3/242 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H05K1/0393 ,  H05K3/005 ,  H05K3/28 ,  H05K2201/09254 ,  H05K2203/175 ,  Y10T29/49165 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 一种布线基板及其制造方法，通过将在受基板(10)支承的导体图形(20)中、由所述基板(10)上的保护膜(30)所覆盖的部分的局部与所述基板(10)及所述保护膜(30)一起冲切掉，而形成贯通孔(40)。从而限制导体图形的露而提高布线基板的可靠性。

公开(公告)号：CN1198840A

公开(公告)日：1998-11-11

申请号：CN97191085.5

申请日：1997-06-04

Applicant: 精工爱普生株式会社

Inventor： 汤泽秀树

IPC: H01L21/60

CPC classification number: H01L23/49572 ,  H01L21/4821 ,  H01L2223/54473 ,  H01L2924/0002 ,  H05K1/0266 ,  H01L2924/00

Abstract: 本发明是将导体图形复制到安装电子元件的膜载体上的方法,利用在涂敷了光致抗蚀剂的膜载体上备有导体图形和2个以上的导体图形的位置重合用的标记的掩模,预备性地复制掩模图形,测定被复制了的位置重合用的标记相对于膜载体的基准坐标的位置与设计位置的偏移,调节掩模相对于膜载体的位置,其后将所述掩模图形正式复制到膜载体上。此外,公开了备有用于实施所述方法的导体图形和2个以上的导体图形的位置重合用的标记的掩模。还公开了在导体层表面除了导体图形以外复制了对于膜的2个以上的导体图形的位置重合用的标记的膜载体。

公开(公告)号：CN101483161A

公开(公告)日：2009-07-15

申请号：CN200910006138.1

申请日：2004-12-08

Applicant: 精工爱普生株式会社

Inventor： 汤泽秀树

IPC: H01L23/48

CPC classification number: H01L23/50 ,  H01L21/563 ,  H01L23/49838 ,  H01L2224/16 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701

Abstract: 一种集成电路设计自由度高的半导体芯片和半导体装置及其制造方法。半导体芯片包含形成集成电路(13)的半导体基片(12)。半导体芯片具有多个电极(20)，呈面阵状设置在半导体基片(12)上，被分成分别沿多条平行的第1直线(110)的多个第1组(310)进行排列，半导体基片(12)内部保持电连接。

公开(公告)号：CN100477187C

公开(公告)日：2009-04-08

申请号：CN200410098090.9

申请日：2004-12-08

Applicant: 精工爱普生株式会社

Inventor： 汤泽秀树

IPC: H01L23/48 ,  H01L21/60 ,  G02F1/1345

CPC classification number: H01L23/50 ,  H01L21/563 ,  H01L23/49838 ,  H01L2224/16 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701

Abstract: 一种集成电路设计自由度高的半导体芯片和半导体装置及其制造方法。半导体芯片包含形成集成电路(13)的半导体基片(12)。半导体芯片具有多个电极(20)，呈面阵状设置在半导体基片(12)上，被分成分别沿多条平行的第1直线(110)的多个第1组(310)进行排列，半导体基片(12)内部保持电连接。