Abstract:
A three-dimensional flash memory device is provided. The three-dimensional flash memory device includes information storage structures disposed on a semiconductor substrate; a common source line structure in contact with the semiconductor substrate between the information storage structures; and etch-stop patterns, select lines, and word lines stacked on the semiconductor substrate around the information storage structures and the common source line structure.
Abstract:
PURPOSE: A nonvolatile memory device including a dummy memory cell and a programming method thereof are provided to improve the reliability of a nonvolatile memory device by preventing disturbance due to a hot carrier. CONSTITUTION: A program voltage and a disturbance preventing voltage are generated(S110). It is determined whether a distance between the selected word line and a dummy word line is longer than a reference distance(S120). If the distance between the selected word line and the dummy word line is longer than the reference distance, the program voltage is provided to the selected word line and the disturbance preventing voltage is provided to the dummy word line(S130). If the distance between the selected word line and the dummy word line is shorter than the reference distance, the program voltage is provided to the selected word line and the disturbance preventing voltage is provided to the dummy word line(S140).
Abstract:
본 발명은 불휘발성 메모리 장치 및 그것의 읽기 방법에 관한 것이다. 본 발명의 실시 예에 따른 불휘발성 메모리 장치는 직렬 연결된 복수의 메모리 셀들; 공통 소스 라인과 상기 복수의 메모리 셀들 사이에 위치하는 트랜지스터; 그리고 상기 복수의 메모리 셀들 그리고 상기 트랜지스터에 인가되는 바이어스 전압을 제어하는 제어 로직을 포함한다. 상기 제어 로직은 읽기 동작 시 상기 공통 소스 라인으로 흐르는 전류량을 감소시키도록 상기 복수의 메모리 셀들 중 비선택된 메모리 셀에 인가되는 비선택 읽기 전압을 제어하거나, 상기 트랜지스터의 바이어스 전압을 제어한다. 본 발명의 실시 예에 따르면, 상기 공통 소스 라인으로 흐르는 전류를 감소시키기 때문에 공통 소스 라인의 전압을 감소시킬 수 있다.
Abstract:
PURPOSE: A non-volatile memory device is provided to minimize the damage of a fixed charge film due to a gate electrode by interposing a blocking film between the fixed charge film and the gate electrode. CONSTITUTION: A substrate(100) includes a semiconductor with a single crystalline structure. A tunnel dielectric film(110) is composed of a monolayer or a multilayer. The tunnel dielectric film includes at least one of a silicon oxy-nitride film, a silicon nitride film, a silicon oxide film, and a metal oxide film. A trap insulating film(120) includes charge trapping sites in which charges are stored.
Abstract:
The non-volatile memory device and a method of forming the same are provided to perform efficiently the program inhibition of the memory cell transistor for which the program inhibition is required. The non-volatile memory device comprises the active area(120), the control gate line, the charge storage layer, the memory layer. The active area is defined with the element isolation film arranged in the substrate(110). The active area is extended in the first direction. The control gate line is extended in the second direction intersecting with the first direction across the active area. The charge storage layer is interposed between the active area and the control gate line. The memory layer comprises the source / drain region(160) arranged in the active area of the control gate line. The source / drain regions comprises the first impurity region(161) and the second impurity regions(162,163). The first impurity region is arranged on the active area. The second impurity region is arranged in both sides of the active area under the first impurity region.
Abstract:
비휘발성 메모리 장치의 형성 방법 및 이에 의해 형성된 비휘발성 메모리 장치를 제공한다. 이 방법은 셀 게이트 전극을 정의하는 마스크가 상기 저항 소자 영역을 노출시키므로, 상기 셀 게이트 전극을 형성하는 공정에서 상기 저항 소자의 상부에 위치하는 금속을 함유할 수 있는 도전막이 제거되어 저항 소자 상부의 금속함유막을 제거하기 위한 마스크를 따로 제작할 필요가 없어 공정을 단순화하는 것을 특징으로 한다. 또한 상기 방법에 의해 형성된 비휘발성 메모리 장치를 살펴보면, 게이트 전극은 금속함유막을 구비하여 소자의 속도를 향상시킬 수 있으며 저항 소자는 불순물이 도핑된 폴리실리콘으로 이루어져 불순물의 도핑 농도를 조절함으로써 저항을 용이하게 조절할 수 있는 것을 특징으로 한다. 비휘발성 메모리 장치
Abstract:
PURPOSE: A method for forming a metal oxide thin film of a semiconductor device by CVD(chemical vapor deposition) method is provided to embody high capacitance by using a Ti-based oxide ferroelectric layer as a dielectric layer of a capacitor. CONSTITUTION: A Ti source that is formed by melting Ti(C11H19O2)2(O-t-C4H9)2 with a solvent and an additive source are evaporated to form reaction gas. The evaporated reaction gas is transferred to the upper surface of a semiconductor substrate by using carrier gas to form a Ti-based oxide ferroelectric layer on the semiconductor substrate.
Abstract:
반도체 장치의 커패시터 및 그 형성 방법을 개시한다. 본 발명은 반도체 기판 상에 하부 전극을 형성하고, 강유전체 물질로 하부 전극을 덮는 유전막을 형성한다. 유전막 상에 백금족 원소를 함유하는 제1도전물을 물리적 기상 증착법으로 증착하여 제1상부 전극을 형성한다. 제1상부 전극 상에 백금족 원소를 함유하지 않는 제2도전물을 화학적 기상 증착 방법 등으로 증착하여 제2상부 전극을 형성한다. 제1상부 전극은 제2상부 전극에 비해 얇은 두께, 예컨대 제2상부 전극 두께의 5% 내지 40%의 두께로 형성된다.
Abstract:
장벽층의 산화를 방지하는 커패시터 및 그 제조 방법에 관하여 개시한다. 본 발명에서는 하부 전극과 상부 전극 사이에 형성된 고유전막을 가지는 커패시터에서 고유전막이 저온 유전막과 고온 유전막의 이중층 구조를 가진다. 상기 저온 유전막은 450℃ 이하의 온도에서 형성되고, 상기 고온 유전막은 하부 막질이 산화되지 않는 온도 범위 내에서 480℃ 이상의 온도에서 형성된다.
Abstract:
강유전체막을 제1가스로 소정의 시간동안 강유전체막의 일부를 형성하는 제1단계, 및 제2가스를 사용하여 잔여 공정시간 동안 상기 강유전체막의 나머지를 형성하는 제2단계에 걸쳐 형성함으로써, 박막의 표면이 균일하며, 유전률이 높고 누설전류가 감소된 억제된 강유전체막을 얻을 수 있다. 더 나아가, 상기 강유전체막 형성시에 사용되는 가스의 종류에 따라 강유전체의 결정구조를 임의로 조절 할 수 있다.