3차원 플래쉬 메모리 소자
    11.
    发明公开
    3차원 플래쉬 메모리 소자 审中-实审
    三维闪存存储器件

    公开(公告)号:KR1020140093106A

    公开(公告)日:2014-07-25

    申请号:KR1020130005495

    申请日:2013-01-17

    Inventor: 김주형 강창석

    Abstract: A three-dimensional flash memory device is provided. The three-dimensional flash memory device includes information storage structures disposed on a semiconductor substrate; a common source line structure in contact with the semiconductor substrate between the information storage structures; and etch-stop patterns, select lines, and word lines stacked on the semiconductor substrate around the information storage structures and the common source line structure.

    Abstract translation: 提供三维闪存装置。 三维闪存装置包括设置在半导体衬底上的信息存储结构; 与信息存储结构之间的半导体衬底接触的公共源极线结构; 以及围绕信息存储结构和公共源极线结构堆叠在半导体衬底上的蚀刻停止图案,选择线和字线。

    더미 메모리 셀을 포함하는 불휘발성 메모리 장치 및 그것의 프로그램 방법
    12.
    发明公开
    더미 메모리 셀을 포함하는 불휘발성 메모리 장치 및 그것의 프로그램 방법 有权
    包含DUMMY MEMORY CELL的非易失性存储器件及其程序方法

    公开(公告)号:KR1020110135693A

    公开(公告)日:2011-12-19

    申请号:KR1020100055561

    申请日:2010-06-11

    CPC classification number: G11C16/10 G11C16/3418 G11C16/34 G11C16/28 G11C16/30

    Abstract: PURPOSE: A nonvolatile memory device including a dummy memory cell and a programming method thereof are provided to improve the reliability of a nonvolatile memory device by preventing disturbance due to a hot carrier. CONSTITUTION: A program voltage and a disturbance preventing voltage are generated(S110). It is determined whether a distance between the selected word line and a dummy word line is longer than a reference distance(S120). If the distance between the selected word line and the dummy word line is longer than the reference distance, the program voltage is provided to the selected word line and the disturbance preventing voltage is provided to the dummy word line(S130). If the distance between the selected word line and the dummy word line is shorter than the reference distance, the program voltage is provided to the selected word line and the disturbance preventing voltage is provided to the dummy word line(S140).

    Abstract translation: 目的:提供包括虚拟存储单元及其编程方法的非易失性存储器件,以通过防止由热载体引起的干扰来提高非易失性存储器件的可靠性。 构成:产生编程电压和防干扰电压(S110)。 确定所选字线和虚拟字线之间的距离是否长于参考距离(S120)。 如果所选字线和虚拟字线之间的距离长于参考距离,则将编程电压提供给所选字线,并将防干扰电压提供给虚拟字线(S130)。 如果所选字线和虚拟字线之间的距离比参考距离短,则将编程电压提供给所选择的字线,并将防干扰电压提供给虚拟字线(S140)。

    불휘발성 메모리 장치 및 그것의 읽기 방법
    13.
    发明公开
    불휘발성 메모리 장치 및 그것의 읽기 방법 无效
    非易失性存储器件及其读取方法

    公开(公告)号:KR1020110096414A

    公开(公告)日:2011-08-30

    申请号:KR1020100015843

    申请日:2010-02-22

    CPC classification number: G11C16/0483 G11C11/5642 G11C16/26

    Abstract: 본 발명은 불휘발성 메모리 장치 및 그것의 읽기 방법에 관한 것이다. 본 발명의 실시 예에 따른 불휘발성 메모리 장치는 직렬 연결된 복수의 메모리 셀들; 공통 소스 라인과 상기 복수의 메모리 셀들 사이에 위치하는 트랜지스터; 그리고 상기 복수의 메모리 셀들 그리고 상기 트랜지스터에 인가되는 바이어스 전압을 제어하는 제어 로직을 포함한다. 상기 제어 로직은 읽기 동작 시 상기 공통 소스 라인으로 흐르는 전류량을 감소시키도록 상기 복수의 메모리 셀들 중 비선택된 메모리 셀에 인가되는 비선택 읽기 전압을 제어하거나, 상기 트랜지스터의 바이어스 전압을 제어한다. 본 발명의 실시 예에 따르면, 상기 공통 소스 라인으로 흐르는 전류를 감소시키기 때문에 공통 소스 라인의 전압을 감소시킬 수 있다.

    비휘발성 메모리 소자
    14.
    发明公开
    비휘발성 메모리 소자 有权
    非易失性存储器件

    公开(公告)号:KR1020100136782A

    公开(公告)日:2010-12-29

    申请号:KR1020090055067

    申请日:2009-06-19

    Abstract: PURPOSE: A non-volatile memory device is provided to minimize the damage of a fixed charge film due to a gate electrode by interposing a blocking film between the fixed charge film and the gate electrode. CONSTITUTION: A substrate(100) includes a semiconductor with a single crystalline structure. A tunnel dielectric film(110) is composed of a monolayer or a multilayer. The tunnel dielectric film includes at least one of a silicon oxy-nitride film, a silicon nitride film, a silicon oxide film, and a metal oxide film. A trap insulating film(120) includes charge trapping sites in which charges are stored.

    Abstract translation: 目的:提供一种非易失性存储器件,以通过在固定的电荷膜和栅电极之间插入阻挡膜来最小化由于栅电极引起的固定电荷膜的损伤。 构成:衬底(100)包括具有单晶结构的半导体。 隧道介电膜(110)由单层或多层组成。 隧道电介质膜包括氮氧化硅膜,氮化硅膜,氧化硅膜和金属氧化物膜中的至少一种。 捕集绝缘膜(120)包括其中存储电荷的电荷捕获位置。

    비휘발성 메모리 장치 및 그 형성 방법
    15.
    发明公开
    비휘발성 메모리 장치 및 그 형성 방법 失效
    非易失性存储器件及其形成方法

    公开(公告)号:KR1020080113964A

    公开(公告)日:2008-12-31

    申请号:KR1020070063052

    申请日:2007-06-26

    Abstract: The non-volatile memory device and a method of forming the same are provided to perform efficiently the program inhibition of the memory cell transistor for which the program inhibition is required. The non-volatile memory device comprises the active area(120), the control gate line, the charge storage layer, the memory layer. The active area is defined with the element isolation film arranged in the substrate(110). The active area is extended in the first direction. The control gate line is extended in the second direction intersecting with the first direction across the active area. The charge storage layer is interposed between the active area and the control gate line. The memory layer comprises the source / drain region(160) arranged in the active area of the control gate line. The source / drain regions comprises the first impurity region(161) and the second impurity regions(162,163). The first impurity region is arranged on the active area. The second impurity region is arranged in both sides of the active area under the first impurity region.

    Abstract translation: 提供非易失性存储器件及其形成方法以有效地执行需要编程禁止的存储单元晶体管的程序禁止。 非易失性存储器件包括有源区(120),控制栅极线,电荷存储层,存储层。 有源区域由布置在基板(110)中的元件隔离膜限定。 有源区域沿第一方向延伸。 控制栅极线在与有源区域的第一方向相交的第二方向上延伸。 电荷存储层介于有源区和控制栅极线之间。 存储层包括布置在控制栅极线的有效区域中的源极/漏极区域(160)。 源/漏区包括第一杂质区(161)和第二杂质区(162,163)。 第一杂质区设置在有源区上。 第二杂质区域布置在第一杂质区域下方的有源区域的两侧。

    비휘발성 메모리 장치를 형성하는 방법 및 그에 의해형성된 비휘발성 메모리 장치
    16.
    发明授权
    비휘발성 메모리 장치를 형성하는 방법 및 그에 의해형성된 비휘발성 메모리 장치 有权
    形成非易失性存储器件的方法和如此形成的相同器件

    公开(公告)号:KR100648283B1

    公开(公告)日:2006-11-23

    申请号:KR1020050021943

    申请日:2005-03-16

    Abstract: 비휘발성 메모리 장치의 형성 방법 및 이에 의해 형성된 비휘발성 메모리 장치를 제공한다. 이 방법은 셀 게이트 전극을 정의하는 마스크가 상기 저항 소자 영역을 노출시키므로, 상기 셀 게이트 전극을 형성하는 공정에서 상기 저항 소자의 상부에 위치하는 금속을 함유할 수 있는 도전막이 제거되어 저항 소자 상부의 금속함유막을 제거하기 위한 마스크를 따로 제작할 필요가 없어 공정을 단순화하는 것을 특징으로 한다. 또한 상기 방법에 의해 형성된 비휘발성 메모리 장치를 살펴보면, 게이트 전극은 금속함유막을 구비하여 소자의 속도를 향상시킬 수 있으며 저항 소자는 불순물이 도핑된 폴리실리콘으로 이루어져 불순물의 도핑 농도를 조절함으로써 저항을 용이하게 조절할 수 있는 것을 특징으로 한다.
    비휘발성 메모리 장치

    화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법
    17.
    发明授权
    화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법 失效
    使用细胞气相沉积法在半导体器件上形成金属氧化物薄膜的方法

    公开(公告)号:KR100438769B1

    公开(公告)日:2004-12-17

    申请号:KR1019970067072

    申请日:1997-12-09

    Inventor: 강창석 조학주

    Abstract: PURPOSE: A method for forming a metal oxide thin film of a semiconductor device by CVD(chemical vapor deposition) method is provided to embody high capacitance by using a Ti-based oxide ferroelectric layer as a dielectric layer of a capacitor. CONSTITUTION: A Ti source that is formed by melting Ti(C11H19O2)2(O-t-C4H9)2 with a solvent and an additive source are evaporated to form reaction gas. The evaporated reaction gas is transferred to the upper surface of a semiconductor substrate by using carrier gas to form a Ti-based oxide ferroelectric layer on the semiconductor substrate.

    반도체장치의 커패시터 및 그 형성방법
    18.
    发明公开
    반도체장치의 커패시터 및 그 형성방법 无效
    半导体器件的电容器及其形成方法

    公开(公告)号:KR1019990080821A

    公开(公告)日:1999-11-15

    申请号:KR1019980014347

    申请日:1998-04-22

    Inventor: 강창석

    Abstract: 반도체 장치의 커패시터 및 그 형성 방법을 개시한다. 본 발명은 반도체 기판 상에 하부 전극을 형성하고, 강유전체 물질로 하부 전극을 덮는 유전막을 형성한다. 유전막 상에 백금족 원소를 함유하는 제1도전물을 물리적 기상 증착법으로 증착하여 제1상부 전극을 형성한다. 제1상부 전극 상에 백금족 원소를 함유하지 않는 제2도전물을 화학적 기상 증착 방법 등으로 증착하여 제2상부 전극을 형성한다. 제1상부 전극은 제2상부 전극에 비해 얇은 두께, 예컨대 제2상부 전극 두께의 5% 내지 40%의 두께로 형성된다.

    이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
    19.
    发明公开
    이중 유전막을 가지는 고유전율 커패시터 및 그제조방법 无效
    具有双电介质膜的高介电常数电容器及其制造方法

    公开(公告)号:KR1019990080412A

    公开(公告)日:1999-11-05

    申请号:KR1019980013661

    申请日:1998-04-16

    Inventor: 강창석

    Abstract: 장벽층의 산화를 방지하는 커패시터 및 그 제조 방법에 관하여 개시한다. 본 발명에서는 하부 전극과 상부 전극 사이에 형성된 고유전막을 가지는 커패시터에서 고유전막이 저온 유전막과 고온 유전막의 이중층 구조를 가진다. 상기 저온 유전막은 450℃ 이하의 온도에서 형성되고, 상기 고온 유전막은 하부 막질이 산화되지 않는 온도 범위 내에서 480℃ 이상의 온도에서 형성된다.

    강유전체막 및 그의 형성방법
    20.
    发明授权
    강유전체막 및 그의 형성방법 失效
    电磁物质薄膜及其成型方法

    公开(公告)号:KR100183868B1

    公开(公告)日:1999-04-15

    申请号:KR1019960017880

    申请日:1996-05-25

    Inventor: 강창석

    CPC classification number: H01L28/55 H01L27/1057 H01L27/11507

    Abstract: 강유전체막을 제1가스로 소정의 시간동안 강유전체막의 일부를 형성하는 제1단계, 및 제2가스를 사용하여 잔여 공정시간 동안 상기 강유전체막의 나머지를 형성하는 제2단계에 걸쳐 형성함으로써, 박막의 표면이 균일하며, 유전률이 높고 누설전류가 감소된 억제된 강유전체막을 얻을 수 있다. 더 나아가, 상기 강유전체막 형성시에 사용되는 가스의 종류에 따라 강유전체의 결정구조를 임의로 조절 할 수 있다.

Patent Agency Ranking