-
公开(公告)号：KR1019980040640A
公开(公告)日：1998-08-17
申请号：KR1019960059864
申请日：1996-11-29
Applicant: 삼성전자주식회사
Inventor： 남승희
IPC: H01L21/105
Abstract: 반도체 제조 장치의 온도 제어 방법에 관하여 개시한다. 본 발명에서는 반응 챔버의 내부 및 외부에 각각 히터가 설치되어 있는 반도체 제조 장치를 사용하여 웨이퍼상에 실리콘막을 형성하기 위하여 반도체 제조 장치의 온도를 제어하는 방법에 있어서, 공정 온도 및 시간에 따라 웨이퍼상의 실리콘막의 증착 두께를 모니터링하는 단계와, 상기 모니터링 결과에 의거하여 상기 반응 챔버의 외부에 설치된 히터의 온도를 변화시키는 단계를 포함한다. 본 발명에 의하면, 반도체 메모리 장치의 커패시터 형성시 하부 전극의 표면에 HSG 실리콘막을 형성하는 데 사용되는 반도체 제조 장치의 반응 챔버 내에서 웨이퍼의 실제 온도를 일정하게 유지시킬 수 있다.
-
公开(公告)号：KR1019980029401A
公开(公告)日：1998-07-25
申请号：KR1019960048656
申请日：1996-10-25
Applicant: 삼성전자주식회사
IPC: H01L21/336
Abstract: 반도체 장치의 트랜지스터 제조 방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 실리콘막을 형성하는 단계, 상기 실리콘막 상에 상기 실리콘막의 소정 영역을 노출시키는 보호막 패턴을 형성하는 단계, 상기 노출된 실리콘막 상의 군데 군데에 HSG-Si들을 형성하는 단계; 상기 보호막 패턴을 제거하는 단계, 상기 보호막 패턴이 제거된 기판 전면을 식각함으로써 상기 실리콘막 및 상기 HSG-Si들을 제거하는 동시에 상기 HSG-Si들 사이에 위치하는 상기 반도체 기판의 표면에 오목 홈들을 형성하는 단계, 상기 오목 홈들이 형성된 기판의 전면 상에 게이트 절연막을 형성하는 단계, 상기 오목 홈들이 형성된 부분을 포함하는 반도체 기판 표면 상의 게이트 절연막 상에 게이트 전극을 형성하는 단계, 및 상기 게이트 전극을 이온 주입 마스크로 하여 상기 게이트 전극이 형성된 기판 전면에 불순물을 주입함으로써 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 트랜지스터 제조 방법을 제공한다. 본 발명에 의하면, 채널의 트랜스 콘덕턴스의 감소 없이 단채널 효과에 의한 반도체 장치의 전기적 특성의 악화를 방지할 수 있다.
-
公开(公告)号：KR1019980026061A
公开(公告)日：1998-07-15
申请号：KR1019960044386
申请日：1996-10-07
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 반도체 장치의 커패시터 제조 방법에 관하여 개시한다. 본 발명은 층간 절연막 패턴상에 형성되는 HSG-Si을 제거할 뿐만 아니라 하부 전극상에 형성되는 HSG-Si에는 불순물을 확산시켜 주입함으로써 불순물의 농도를 증가시킨다. 본 발명에 의하면 인접하는 하부 전극과의 단락을 방지함으로써 트윈 비트(twin bit) 현상을 방지할 수 있을 뿐만 아니라 하부 전극 상에 형성된 HSG-Si에서 공핍층이 중첩되어 실질적으로 공핍층의 두께가 증가하는 것을 방지함으로써 Cmin/Cmax 특성을 향상시킬 수 있다.
-
公开(公告)号：KR1019980012501A
公开(公告)日：1998-04-30
申请号：KR1019960029887
申请日：1996-07-23
Applicant: 삼성전자주식회사
IPC: H01L27/108
-
公开(公告)号：KR1019970051994A
公开(公告)日：1997-07-29
申请号：KR1019950056986
申请日：1995-12-26
Applicant: 삼성전자주식회사
IPC: H01L21/20
Abstract: 본 발명은 EBEP를 이용하는 반도체 제조장치에 관해 개시한다. 본 발명에 의한 반도체 제조장치는 서로 수평으로 형성하는 웨이퍼, EB발생부 및 자체적으로 온도조절이 가능한 샤워헤드를 구비한다. 또한, 이들을 포함하거나 접속하는 반응챔버의 한 측면에는 공정이 진행되지 않을 때 반응챔버의 안을 볼 수 있는 창을 더 구비하고 있다.
따라서 본 발명에 의한 EBEP를 이용하는 반도체 제조장치를 사용할 경우 반응챔버내에서 균일한 넓은 반응면적을 갖는 플라즈마를 형성할 수 있으므로 종래보다 강화된 균일한 넓은 박막두께를 형성할 수 있다. 또한, 종래에 비해 박막의 재현성을 뛰어나게 할 수 있다. 추가적으로 본 발명은 반응챔버에 종래에 없던 창을 구비함으로써, 보다 쉽게 반응챔버내의 상황을 읽을 수 있다.-
Patent Agency Ranking
公开(公告)号：KR1019970023824A
公开(公告)日：1997-05-30
申请号：KR1019950034930
申请日：1995-10-11
Applicant: 삼성전자주식회사
Inventor： 남승희
IPC: H01L21/31
Abstract: FRAM과 같은 강유전체 박막은 사용하는 반도체 소자에 있어서, 강유전체 특성을 열화시키지 않으면서 층간절연막을 제조하는 방법에 대해 기재되어 있다.
이는, EBEP CVD 장치를 이용하여 절연막을 제조하는 것을 기본으로하여 공정조건을 변화시켜 다양한 절연막을 증착하는 것을 특징으로 한다. 따라서, EBEP를 증착공정에 이용함으로써, 고진공(10
-4 Torr)에서 안정된 플라즈마를 형성할 수 있고, 가속전압은 조절함으로써 낮은 에너지의 반응성 플라즈마를 형성할 수 있고, 높은 에너지 테일영역이 거의 없는 반응성 플라즈마를 형성할 수 있고, 플라즈마에 의한 반응가스의 활성화로 저온증착을 가능하게 하며, 다양한 가스의 플라즈마를 이용할 수 있는 이점이 있다.-
公开(公告)号：KR100151029B1
公开(公告)日：1998-12-01
申请号：KR1019950008509
申请日：1995-04-12
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 보론이 도우프된 다결정실리콘을 형성하는 장치 및 그 방법에 대해 기재되어 있다. 이는 반응챔버, 반응챔버의 내부에 존재하고, 반도체기판을 로딩한 후 가열시키는 핫 척(hot chuck), 반응챔버를 둘러싸는 형태로 존재하고, 반응챔버를 가열시키는 히터, 및 반응챔버로 반응가스를 주입하는 가스주입구를 포함하는 것을 특징으로 하는 장치와, 반응챔버와, 반도체기판을 로딩한 후 가열시키는 핫 척을 가열시키는 제1공정, 핫 척에 반도체기판을 로딩하는 제2공정 및 실리콘 이온을 포함하는 제1가스와 보론 이온을 포함하는 제2가스를 반응챔버 내로 플로우시켜, 반도체기판 상에 보론이 도우프된 다결정실리콘막을 형성하는 제3공정을 포함하는 것을 특징으로 하는 방법이다. 따라서, 박막 내의 보론이 균일하게 분포되고, 보론 도우프 시 또는 활성화를 위한 열처리 시, 도우프된 보론이 게이트 산화막과 반도체 기판으로까지 침투되는 현상이 발생하지 않으며, 증착비가 종래보다 향상된다.
-
公开(公告)号：KR1019980037965A
公开(公告)日：1998-08-05
申请号：KR1019960056789
申请日：1996-11-22
Applicant: 삼성전자주식회사
IPC: H01L21/22
Abstract: 반도체장치의 HSG형성방법에 관해 개시한다. 커패시터의 제1 전극상에 HSG를 형성한 후 인 시츄방식으로 도핑가스를 플로우 시켜 HSG를 도핑하고 짧은 소정의 시간동안 어닐링하는 방식으로 HSG자체를 도핑한다. 이러한 방식으로 HSG를 도핑함으로써 커패시터의 제1 전극이나 플레이트 폴리를 이용한 HSG의 도핑이 불필요하므로 상기 플레이트 폴리나 제1 전극의 도핑농도를 변화시킬 필요가 없으면서 상기 Cmin/Cmax값을 적어도 0.9이상으로 유지할 수 있다.
따라서 상기 본 발명의 실시예에 의한 HSG형성방법으로 형성된 HSG를 갖는 커패시터가 채용된 반도체장치의 경우 그 동작특성을 유지할 수 있으므로 높은 신뢰성을 나타낼 수 있다.-
-
公开(公告)号：KR1019980021119A
公开(公告)日：1998-06-25
申请号：KR1019960039861
申请日：1996-09-13
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 반도체 메모리 장치의 요철형 실리콘 커패시터 전극 제조 방법에 대하여 개시하고 있다. 본 발명은, 반도체 기판상에 콘택홀을 갖는 제 1 절연막을 형성하는 단계와, 불순물이 도핑된 비정질의 폴리실리콘으로 구성된 도전막을 증착하여 패턴닝함으로써 하부전극 패턴을 형성하는 단계와, 패턴닝된 하부전극의 표면에 희생산화막을 형성하여 표면 오염을 방지하는 단계와, 식각 공정에 의해 상기 산화막을 제거하는 단계와, 상기 하부전극의 표면에 HSG-Si 핵을 형성하고 열처리 공정을 진행하여 요철형의 굴곡이 갖는 HSG(Hemi Spherical Grain) 실리콘층으로 성장시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 커패시터의 제조 방법을 제공한다. 본 발명에 의하면, 커패시터의 하부전극을 형성하는 공정에서 문제가 되는 하부전극 표면의 오염 문제를 해결하여 안정된 특성을 갖는 HSG를 제조할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.019 seconds)
