-
公开(公告)号：KR1019970076174A
公开(公告)日：1997-12-12
申请号：KR1019960015606
申请日：1996-05-11
Applicant: 삼성전자주식회사
Inventor： 남재욱
IPC: G06F1/04
Abstract: 본 발명은 클락 발생기에 관한 것으로서, 특히 프로그램이 가능한 클락 발생기에 관한 것이다.
프로그램이 가능한 클락 발생기에 있어서, 기준 발진클락 주파수를 원하는 주파수로 나눈 계수값을 유입하여 카운트 용이한 값으로 디코드하는 계수디코더; 상기 기준 발진클락을 유입하여 상기 발진클락 1주기마다 상기 디코드한 값을 카운트 다운하고 카운트 다운된 값이 0일 때 제로감지 클락을 출력하는 카운트/제로감지클락발생부; 및 상기 제로감지클락을 유입하여 상기 제로클락의 상승에지마다 출력레벨을 반전시킨 펄스신호를 출력하는 펄스생성부를 포함함을 특징으로 한다.
상술한 바와 같이 본 발명에 따른 프로그램이 가능한 클락 발생 제어 방법은 원하는 주파수값에 따라 소정의 코드화된 계수값을 발진주파수의 상승에지에 동기키셔 카운트 다운하고 카운트값이 제로되는 시점마다 반복하여 레벨을 반전시켜 펄스를 출력함으로써 계수값에 따라 다양한 주파수를 갖는 클락을 제공한다.-
公开(公告)号：KR1019970055236A
公开(公告)日：1997-07-31
申请号：KR1019950046465
申请日：1995-12-04
Applicant: 삼성전자주식회사
Inventor： 남재욱
IPC: H03B17/00
Abstract: 본 발명은 입력신호를 짝수배단으로 저역 필터링하는 저역 필터부와, 상기 저역 필터부의 출력을 고역 필터링하는 고역 필터부, 상기 고역필터부의 출력파형을 구형파로 정형하는 파형정형부, 상기 입력신호와 상기 파형 정형된 구형파를 입력하여 배타적 논리합하여 2체배된 출력신호를 발생하는 체배부를 구비한다.
따라서, 본 발명에서는 어떠한 경우도 듀티비가 60 : 40을 벗어나지 않도록 함으로써, 시스템이 안정되는 효과를 얻을 수 있다.-
Patent Agency Ranking
公开(公告)号：KR100474992B1
公开(公告)日：2005-05-20
申请号：KR1019970037560
申请日：1997-08-06
Applicant: 삼성전자주식회사
Inventor： 남재욱
Abstract: 집적 회로의 폴트 검출 장치 및 방법이 개시된다. 본 발명에 따른 집적 회로의 폴트 검출 장치는, 내부에 하나 이상 N개의 서브 블럭으로 연결되고, 스캔 테스트 모드 신호에 응답하여 서브 블럭에 존재하는 폴트를 검출하는 집적 회로의 폴트 검출 장치에 있어서, N개의 서브 블럭 중 제1~N-1서브 블럭의 출력 신호들을 병렬로 입력하고, 테스트 블럭 선택 신호에 응답하여 제1~N-1부분 블럭들 중 하나를 선택하는 블럭 선택 수단, 및 선택된 블럭의 출력 신호들을 병렬 입력하고, 병렬 입력된 출력 신호들을 테스트 클럭 신호에 응답하여 직렬 신호로서 출력하는 선택적 스캔 체인 수단을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019980027536A
公开(公告)日：1998-07-15
申请号：KR1019960046335
申请日：1996-10-16
Applicant: 삼성전자주식회사
IPC: H03B19/00
Abstract: 본 발명은 주파수 체배기에 관한 것으로서, 특히 입력 신호에 대하여 항상 일정한 위상 변화 특성을 갖는 FIR 필터를 이용하여 안정된 주파수 체배를 하기 위한 FIR 필터를 이용한 안정화 체배기에 관한 것이다.
본 발명에 의한 FIR 필터를 이용한 안정화 체배기는 입력되는 디지털 신호의 위상을 900 지연시키기 위한 FIR 필터 및 상기 디지털 입력 신호와 900 지연된 입력 신호를 논리적으로 연산하여 양 신호가 다른 상태의 논리 값을 가질 때 하이 상태의 출력을 발생시키는 배타적 논리합 연산부를 포함함을 특징으로 한다.
본 발명에 의하면 위상을 900 지연시키기 위하여 FIR 필터를 이용함으로써, 공정의 변화에도 불구하고 정확한 2체배의 주파수 출력 및 출력 신호 파형의 듀티가 50%인 안정된 특성의 출력을 얻을 수 있는 효과가 있다.-
公开(公告)号：KR1019970029020A
公开(公告)日：1997-06-26
申请号：KR1019950039739
申请日：1995-11-04
Applicant: 삼성전자주식회사
IPC: G06F7/52
Abstract: 본 발명은 2의 멱수로 최적화되어 있는 계수의 승수에 따라 입력된 정보 데이터를 시프트하여 출력함과 동시에 계수의 부호를 출력하는 배럴 시프터부와, 상기 배럴 시프터부에서 출력되는 데이터와 계수의 부호 및 입력된 정보 데이터를 가산하는 가산부로 구성되어, 계수를 2의 멱수로 최적화 시키고 시프터를 사용함으로써 적은 수의 가산기로 곱셈기능을 수행할 수 있는 것으로, 이것은 정보가 2진수로 처리되고 있으므로 2의 멱수 곱은 정보의 시프터로 처리할 수 있기 때문에 2
m xdata는 +m일 경우 data를 왼쪽으로 m만큼 이동한 결과와 같고, -m일 경우는 data를 오른쪽으로 m만큼 이동한 결과와 같으므로 계수를 2의 멱수로 최적화 할 수 있다면 시프터를 이용하여 곱셈기를 대신하고 이 결과들을 덧셈기에서 더함으로써 최종 출력을 얻을 수 있어 Chip 영 을 상대적으로 많이 줄일 수 있는 FIR 필터의 최적화 계수 연산을 위한 곱셈기에 관한 것이다.-
公开(公告)号：KR1020150137447A
公开(公告)日：2015-12-09
申请号：KR1020140065326
申请日：2014-05-29
Applicant: 삼성전자주식회사
CPC classification number: B29C47/14 , B29C47/0021 , B29C47/92 , B29C2947/926 , B29C2947/92904 , B29L2007/008
Abstract: 공급되는제막용액을분산하여퍼뜨리는재료분산챔버, 상기재료분산챔버에서분산된제막용액을토출하는슬롯을가지는토출부를포함하고, 상기슬롯은소정깊이로부터토출단에이르기까지의영역이상기슬롯의다른부분에비하여폭이확장되어이루어진확장부를가지는슬롯다이.
Abstract translation: 提供一种槽模，其包括：用于通过分散供应的成膜溶液而扩散的材料分散室; 以及排出单元，其具有用于排出分散在所述材料分散室中的成膜溶液的槽的槽，其中所述槽具有膨胀单元，所述膨胀单元通过使所述膨胀单元与所述另一部分相比在所述固定深度到所述排出端的区域中扩大宽度而形成 的插槽。
-
公开(公告)号：KR1019980065718A
公开(公告)日：1998-10-15
申请号：KR1019970000831
申请日：1997-01-14
Applicant: 삼성전자주식회사
Inventor： 남재욱
IPC: G01R31/28
Abstract: 집적회로의 테스트 핀수 감소 장치가 개시된다. 적어도 하나 이상의 논리부들을 갖는 이 장치는, 테스트 모드인가에 상응하여 발생하는 테스트 모드 인에이블 신호를 입력하는 단방향 패드와, 단방향 패드의 출력을 반전하여 테스트 모드 반전 신호로서 출력하는 인버터 및 테스트 모드 반전 신호에 응답하여 각 논리부가 해당 동작을 수행하도록 하고, 테스트 모드 인에이블 신호에 응답하여 각 논리부가 테스트되도록 각 논리부에 연결되는 양방향 패드들을 구비하는 것을 특징으로 하고, 직접회로의 핀수는 기능을 위한 핀만이 필요하고, 테스트를 위한 핀은 테스트 모드 인에이블 핀을 제외하면 전혀 필요치 않으므로, 직접회로의 핀에 대한 로드를 줄일 수 있을 뿐만 아니라 제품 단가 면이나 제품의 크기 면에서 상당한 이득을 얻을 수 있는 효과가 있다.
-
-
-
-
-
-
Search Results
17
records
(took 0.014 seconds)
