Abstract:
전하결합소자형 고체촬영소자에 대해 기재되어 있다. 이는, 반도체기판에 수직으로 인접하도록 배열된 제1 및 제2 광 다이오드, 제1 및 제2 광 다이오드의 측면의 반도체기판에 형성된 전하결합소자의 수직 전송영역, 수직 전송영역 상에 수직으로 인접하도록 차례대로 배열된 제1 내지 제5 수직 전송전극 및 제1 광 다이오드에 저장된 전화를 수직 전송영역으로 전달하는 제1전달영역과 제2 광 다이오드에 저장된 전하를 수직 전송영역으로 전달하는 제2 전달영역을 포함하는 것을 특징으로 한다. 따라서, 3층의 다결정실리콘 공정만으로도 2/5개의 CCD면적효율을 가질 수 있으므로, 전하전송 능력을 향상시킬 수 있다.
Abstract:
전하결합소자형 고체촬영소자에 대해 기재되어 있다. 이는, 반도체기판에 수직으로 인접하도록 배열된 제1 및 제2 광 다이오드, 제1 및 제2 광 다이오드의 측면의 반도체기판에 형성된 전하결합소자의 수직 전송영역, 수직 전송영역 상에 수직으로 인접하도록 차례대로 배열된 제1 내지 제5 수직 전송전극 및 제1 광 다이오드에 저장된 전화를 수직 전송영역으로 전달하는 제1전달영역과 제2 광 다이오드에 저장된 전하를 수직 전송영역으로 전달하는 제2 전달영역을 포함하는 것을 특징으로 한다. 따라서, 3층의 다결정실리콘 공정만으로도 2/5개의 CCD면적효율을 가질 수 있으므로, 전하전송 능력을 향상시킬 수 있다.
Abstract:
고체촬영장치에 대해 기재되어 있다. 이는, 반도체기판에 형성되고 수광부를 통해 입사된 빛을 신호전하로 변환시켜 축적하는 광 다이오드와; 상기 기판에 형성되고, 상기 광 다이오드에 축적된 신호전하를 전송영역을 통해 전달받아 출력부로 전송하는 전하결합소자(CCD) 채널과; 상기 전하결합소자 채널 상부에 형성되고 상기 전하결합소자 채널과는 절연층으로 분리된 전하결합소자 게이트와; 상기 전하결합소자 게이트 상부 및 상기 전송영역 상부까지 확장되어 형성되어 광 다이오드의 상부 전부를 수광부로 노출시키는 광차단막을 구비하는 고체촬영장치에 있어서, 상기 광차단막은 상기 전하결합소자 게이트 상부에서 분리되도록 형성되고, 이 분리된 틈으로 빛이 조사되는 것을 막기 위하여 상기 광차단막과 소정두께의 절연층으로 분리되는 금속층을 더 구비하는 것을 특징으로 한다. 따라서, 광감도를 증가시킬 수 있고, 선출원된 발명에 비하여 기생용량을 절반 정도로 줄일수 있다.
Abstract:
The CCD image sensor has a top HCCD coupled to one end of the VCCD, and a rotator coupler and rotates one end of the top and lower HCCD. An output circuit is coupled to the lower HCCD end. A control gate is formed between top and bottom HCCDs. The sensor has lines of VCCDs, to which photodiodes by transfer gates. Pref. the control gate assumes the transfer on the no transfer state under action of control signals. In the transfer mode, the signals of the top HCCD are transferred to the lower HCCD by the control gate.
Abstract:
두 종류의 소자분리영역을 포함하는 씨모스(CMOS) 이미지 센서 및 그 제조 방법이 제공된다. 본 발명에 따른 CMOS 이미지 센서는, 포토다이오드가 형성되는 활성영역의 적어도 일 측면을 둘러싸는 불순물 도핑으로 형성된 소자분리영역과, 그 위에 제어 게이트들이 형성되는 활성영역과 포토다이오드가 형성되는 활성영역의 일부를 둘러싸는 절연층으로 형성된 소자분리영역을 포함한다.
Abstract:
고정 패턴 잡음과 엘리어싱 잡음이 최소화된 CMOS 이미지 센서가 제공된다. 본 발명의 CMOS 이미지 센서는, 출력회로를 공유하는 제1 수광부/제2 수광부 쌍과 제3 수광부/제4 수광부 쌍이 제1 방향을 따라 각기 복수개 배열되며, 이들이 제2 방향으로 복수개 배열되어 이루어진 제1 수광부/제2 수광부 어레이 및 제3 수광부/제4 수광부 어레이를 포함하며, 상기 제1 내지 제4 수광부는 하나의 색조합 단위를 이루도록 각 수광부 상에는 칼라필터들이 형성되며, 상기 색조합 단위에서 동일한 색상의 칼러필터가 형성되는 수광부들에서 발생되는 전하는 동일한 방향으로 전달되는 것을 특징으로 하며, 동일한 색상의 칼러필터가 배치되는 화소영역들은 등간격으로 배치되는 것을 특징으로 한다. 고정패턴잡음, 엘리어싱 잡음, CMOS 이미지 센서, 출력회로,
Abstract:
소비 전력을 저감한 수평 CCD 구동회로, 및 이를 구비한 고체 촬상 소자 및 그 구동 방법이 개시된다. 상기 고체 촬상 소자는, 라이징 및 폴링 시에 중간 전압을 가지는 수평구동신호들에 의하여 구동되는 수평 CCD에 의하여 동작된다. 상기 수평구동신호들의 중간 전압은 버퍼회로들의 출력 노드가 플로팅 상태에서 등전위 스위치가 온 될 때 생성된다.
Abstract:
본 발명은 안정된 특성을 보이는 바이어스 전압을 출력할 수 있는 바이어스 회로, 이를 구비한 고체 촬상 소자 및 그 제조방법에 관한 것이다. 본 발명에 따른 바이어스 회로는, 제1 전위와 제2 전위의 사이에 직렬 접속된 적어도 하나의 트랜지스터와 비휘발성 메모리 소자를 포함하고, 상기 트랜지스터와 비휘발성 메모리 소자의 접점으로부터 바이어스 전압을 얻게 한 것이다. 비휘발성 메모리 소자는 외부 바이어스에 의해 채널 퍼텐셜을 조절하여 고정할 수 있다. 특히, 멀티플 게이트 트랜지스터 타입의 비휘발성 메모리 소자는 플로팅 게이트에 전하를 주입하여 프로그래밍하고 다시 플로팅 게이트의 전하를 터널링 현상을 이용하여 삭제하는 원리에 의한다. 본 발명은 이러한 비휘발성 메모리 소자를 이용하여 문턱 전압을 조절, 고정하고 이를 바이어스를 가하는 회로에 삽입하여 사용한다.
Abstract:
본 발명은 노아 플래쉬 메모리 장치의 웨이퍼 번-인 테스트 방법에 대하여 개시된다. 노아 플래쉬 메모리 장치의 웨이퍼 번-인 테스트 방법은 제1 내지 제8 단계를 포함한다. 제1 단계는 패턴 파일 내에서 섹터 어드레스의 시작 위치를 지정하고, 제2 단계는 메인 프로그램 내에서 섹터 어드레스 수를 지정하고 패턴 파일을 호출하고, 제3 단계는 해당 섹터 어드레스에서 마스터 펄스를 발생하고, 제4 단계는 섹터 어드레스에 대응되는 메모리 소자로 패턴을 인가하고, 제5 단계는 섹터 어드레스 수를 1 증가시키고, 제6 단계는 증가된 섹터 어드레스와 지정된 섹터 어드레스 수를 비교하고, 제7 단계는 제6 단계에서 증가된 섹터 어드레스가 지정된 섹터 어드레스 보다 작으면 제3 단계 내지 제6 단계를 순차적으로 수행하고, 제8 단계는 제6 단계에서 증가된 섹터 어드레스가 지정된 섹터 어드레스 보다 크면 웨이퍼 번-인 테스트를 종료한다. 웨이퍼 번-인 테스트 방법, 노아 플래쉬 메모리 장치, 섹터 어드레스 수