-
公开(公告)号：KR1020100116725A
公开(公告)日：2010-11-02
申请号：KR1020090035286
申请日：2009-04-23
Applicant: 삼성전자주식회사
Inventor： 박무희
CPC classification number: G11C13/0038 , G11C7/04 , G11C13/0004 , G11C13/004 , G11C2013/0045 , G11C2013/0054
Abstract: PURPOSE: A phase change memory device and a memory system are provided to secure the reliability of a lead operation by compensating the variation of sensing margin due to various elements. CONSTITUTION: A memory cell array comprises a plurality of phase change memory cells(MC). A discharging unit(110) discharge the coupled bit line and/or sensing node to a ground voltage. A precharging unit(120) precharges the sensing node to a power voltage. A lead bias provider(130) provides the lead bias to the sensing node for leading the resistance level of the phase change memory cell. A clamping unit(140) controls the amount of clamping currents flowing in the coupled bit line.
Abstract translation: 目的：提供相变存储器件和存储器系统，以通过补偿由各种元件引起的感测裕度的变化来确保引线操作的可靠性。 构成：存储单元阵列包括多个相变存储单元（MC）。 放电单元（110）将耦合位线和/或感测节点放电到接地电压。 预充电单元（120）将感测节点预充电到电源电压。 引线偏压提供器（130）将引线偏置提供给感测节点以引导相变存储器单元的电阻电平。 夹紧单元（140）控制在耦合位线中流动的钳位电流量。
-
公开(公告)号：KR1020100054417A
公开(公告)日：2010-05-25
申请号：KR1020080113343
申请日：2008-11-14
Applicant: 삼성전자주식회사
CPC classification number: G11C13/004 , G11C7/08 , G11C13/00 , G11C13/0004 , G11C2013/0054
Abstract: PURPOSE: A phase-change memory device is provided to discharge the RDL node and the NSA node by discharging the node of a sensing route except for the sensing period. CONSTITUTION: A phase-change memory cell array(110) comprises a plurality of phase-change memory cells arranged in an array pattern. A sensing part(140) detects data of the sensing object phase-change memory cell among phase-change memory cells. A discharge part(130) discharges at least one more node among a plurality of nodes are located on the sensing route between the sensing part and the phase-change memory cell array. A first end is connected to one or more nodes. A second end is connected to a ground voltage. A discharge transistor comprises a gate receiving a discharge control signal.
Abstract translation: 目的：提供一个相变存储器件，通过放电感测路径的节点除了感测周期外，对RDL节点和NSA节点进行放电。 构成：相变存储单元阵列（110）包括以阵列图形排列的多个相变存储单元。 感测部件（140）检测相变存储器单元中的感测对象相变存储单元的数据。 放电部分（130）在多个节点之间的至少一个节点放电位于感测部分和相变存储器单元阵列之间的感测路径上。 第一端连接到一个或多个节点。 第二端连接到接地电压。 放电晶体管包括接收放电控制信号的栅极。
-
公开(公告)号：KR1020070094104A
公开(公告)日：2007-09-20
申请号：KR1020060024328
申请日：2006-03-16
Applicant: 삼성전자주식회사
IPC: G11C13/02
CPC classification number: G11C8/12 , G11C11/5678 , G11C13/0004 , G11C13/0061 , G11C13/0069 , G11C2013/0078 , G11C13/004 , G11C2213/72 , G11C2213/79
Abstract: A phase change memory device supporting a program suspend/resume mode and a program method thereof are provided to reduce program time after input of a program resume command, thereby reducing the total program time. A phase change memory device includes a memory cell array(110) and a write driver circuit(140) providing a program current to the memory cell array in response to a program pulse. A program pulse control circuit(170) generates the program pulse in order to stop the program operation in response to a first program command, and to resume the stopped program operation in response to a second program command. The write driver circuit generates one or more program current in response to one program pulse. The first program command is a program suspend command, and the second program command is a program resume command.
Abstract translation: 提供支持程序挂起/恢复模式的相变存储装置及其程序方法，以减少在输入程序恢复命令之后的程序时间，从而减少总程序时间。 相变存储器件包括响应于编程脉冲向存储单元阵列提供编程电流的存储单元阵列（110）和写入驱动器电路（140）。 编程脉冲控制电路（170）响应于第一程序命令产生编程脉冲以便停止编程操作，并且响应于第二程序命令恢复停止的程序操作。 写驱动器电路响应于一个编程脉冲产生一个或多个编程电流。 第一程序命令是程序挂起命令，第二程序命令是程序恢复命令。
-
公开(公告)号：KR100688553B1
公开(公告)日：2007-03-02
申请号：KR1020050053898
申请日：2005-06-22
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5678 , G11C7/12 , G11C13/0004 , G11C13/0028 , G11C2213/72
Abstract: 코어 사이즈를 감소시킨 상 변화 메모리 장치가 개시된다. 본 발명의 실시예에 따른 상 변화메모리 장치는 워드라인을 공유하는 복수개의 메모리 셀 블록들, 상기 워드라인을 구동하는 워드라인 드라이버를 구비한다. 상기 워드라인 드라이버는 프리차지 수단 및 디스차지 수단을 구비하고, 상기 메모리 셀 블록들 사이마다 상기 프리차지 수단 및 디스차지 수단이 번갈아 배치되어 상기 워드라인을 구동한다. 상기 프리차지 수단 및 상기 디스차지 수단은 모스 트랜지스터일 수 있다. 상기 워드라인을 공유하는 상기 복수개의 메모리 셀 블록들은 동시에 데이터를 독출 또는 기입할 수 있다. 본 발명에 따른 상 변화 메모리 장치는 워드라인 드라이버를 구성하는 프리차지 수단과 디스차지 수단을 분리하여 배치함으로써 반도체 메모리 장치의 래이아웃 사이즈를 감소시키고 각각의 메모리 셀 블록에서 한번의 동작동안 선택되는 셀수를 감소시킬 수 있어 메모리 셀 블록 당 소모하는 셀 전류 량을 감소시킬 수 있는 장점이 있다.
-
公开(公告)号：KR102173441B1
公开(公告)日：2020-11-03
申请号：KR20140012619
申请日：2014-02-04
Applicant: 삼성전자주식회사
Inventor： 박무희
Abstract: 저항체를이용한비휘발성메모리장치가제공된다. 상기비휘발성메모리장치는저항성메모리셀; 기준전류를제공하는기준전류발생부; 상기기준전류를기초로, 데이터리드를위한기준시간을나타내는기준신호를제공하는기준신호발생부; 및상기기준신호를제공받고, 상기저항성메모리셀을흐르는셀 전류의램프업(ramp-up) 시간과상기기준시간을비교하여데이터를리드하는리드회로를포함한다.
-
Patent Agency Ranking
-
公开(公告)号：KR1020160015992A
公开(公告)日：2016-02-15
申请号：KR1020140099083
申请日：2014-08-01
Applicant: 삼성전자주식회사
Inventor： 박무희
CPC classification number: G11C13/004 , G11C7/065 , G11C11/1655 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1677 , G11C11/2255 , G11C11/2257 , G11C11/2273 , G11C11/5678 , G11C13/0002 , G11C13/0004 , G11C13/0026 , G11C13/0028 , G11C16/28 , G11C2013/0054 , G11C2213/71
Abstract: 비휘발성메모리장치가제공된다. 상기비휘발성메모리장치는, 제1 워드라인에연결된제1 저항성메모리셀, 상기제1 워드라인과다른제2 워드라인에연결된제2 저항성메모리셀, 센싱노드와상기제1 저항성메모리셀 사이에연결되고, 상기제1 저항성메모리셀에클램핑바이어스를제공하는클램핑부, 상기제2 저항성메모리셀에연결되어기준전류를제공하는기준전류제공부, 및상기센싱노드에연결되고, 상기센싱노드의레벨변화를센싱하는센스앰프를포함하되, 상기제1 워드라인이인에이블(enable)되는경우에, 상기제2 워드라인은디스에이블(disable)된다.
Abstract translation: 提供非易失性存储器件。 非易失性存储器件包括：连接到第一字线的第一电阻存储器单元; 连接到与第一字线不同的第二字线的第二电阻性存储单元; 连接在感测节点和第一电阻存储器单元之间的钳位单元，以向第一电阻存储器单元提供钳位偏置; 连接到所述第二电阻式存储单元以提供参考电流的参考电流供应单元; 以及连接到所述感测节点以感测所述感测节点的电平变化的读出放大器，其中当所述第一字线被使能时所述第二字线被禁用。 非易失性存储器件增加读取延迟，实现高速感测，并提高预充电速度。
-
公开(公告)号：KR1020150091863A
公开(公告)日：2015-08-12
申请号：KR1020140012619
申请日：2014-02-04
Applicant: 삼성전자주식회사
Inventor： 박무희
CPC classification number: G11C13/004 , G11C11/5678 , G11C13/0002 , G11C13/0004 , G11C13/0038 , G11C13/0061 , G11C29/021 , G11C29/026 , G11C29/028 , G11C2013/0054 , G11C2013/0092
Abstract: 저항체를 이용한 비휘발성 메모리 장치가 제공된다. 상기 비휘발성 메모리 장치는 저항성 메모리 셀; 기준 전류를 제공하는 기준 전류 발생부; 상기 기준 전류를 기초로, 데이터 리드를 위한 기준 시간을 나타내는 기준 신호를 제공하는 기준 신호 발생부; 및 상기 기준 신호를 제공받고, 상기 저항성 메모리 셀을 흐르는 셀 전류의 램프업(ramp-up) 시간과 상기 기준 시간을 비교하여 데이터를 리드하는 리드 회로를 포함한다.
Abstract translation: 提供了使用电阻元件的非易失性存储器件。 非易失性存储器件包括电阻存储单元; 提供参考电流的参考电流产生单元; 参考信号生成单元，其基于所述参考电流提供指示用于读取数据的参考时间的参考信号; 以及读取电路，其接收参考信号，并且通过将参考时间与在电阻性存储单元中流动的单电池电流的上升时间进行比较来读取数据。
-
公开(公告)号：KR100816748B1
公开(公告)日：2008-03-27
申请号：KR1020060024328
申请日：2006-03-16
Applicant: 삼성전자주식회사
IPC: G11C13/02
CPC classification number: G11C8/12 , G11C11/5678 , G11C13/0004 , G11C13/0061 , G11C13/0069 , G11C2013/0078
Abstract: 본 발명은 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리 장치에 관한 것이다. 본 발명에 따른 상 변화 메모리 장치는 하나의 프로그램 펄스가 입력될 때마다 하나 또는 그 이상의 프로그램 전류를 상기 메모리 셀 어레이에 제공하는 쓰기 드라이버 회로; 프로그램 시작 커맨드에 응답하여 카운트하기 시작하며, 하나 또는 그 이상의 프로그램 펄스가 발생할 때마다 카운터 값을 증가하는 카운터; 및 상기 카운터로부터 발생된 카운터 값에 따라 상기 프로그램 펄스를 발생하는 프로그램 펄스 발생기를 포함한다. 상기 상 변화 메모리 장치는 프로그램 서스펜드 커맨드에 응답하여 상기 카운터 값을 유지하고 상기 프로그램 펄스의 발생을 중지한다. 그리고 프로그램 리줌 커맨드에 응답하여 상기 유지된 카운터 값을 다시 증가하고 상기 프로그램 펄스를 발생한다. 본 발명에 의하면, 프로그램 서스펜드/리줌 동작 시에 프로그램 시간이 줄어든다.
-
公开(公告)号：KR100763231B1
公开(公告)日：2007-10-04
申请号：KR1020060087630
申请日：2006-09-11
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C13/0064 , G11C13/0004 , G11C13/0038 , G11C13/0069 , G11C2013/0078 , G11C2013/0092
Abstract: A phase change memory apparatus is provided to improve the reliability of writing operation by comprising a plurality of stages reducing sequentially from a first current amount to a second current amount using a set pulse which is changed at each writing loop. A phase change memory apparatus comprises a memory cell array including a plurality of phase change memory cell. A plurality of writing circuits are to write data by providing a reset pulse or a set pulse to at least one fail phase change memory cell of the plural phase change memory cells through a plurality of writing loops. And the set pulse comprises a plurality of stages for decreasing sequentially an amount of a first current to an amount of a second current. The amount of the first and the second current comprises the writing circuit changed at each writing loop.
Abstract translation: 提供了一种相变存储装置，通过使用在每个写入环路处改变的设置脉冲，包括从第一电流量顺序地减少到第二电流量量来提高写入操作的可靠性。 相变存储装置包括包括多个相变存储单元的存储单元阵列。 多个写入电路通过多个写入循环向多个相变存储单元的至少一个故障相变存储单元提供复位脉冲或设定脉冲来写入数据。 并且设定脉冲包括多个级，用于顺序地减少第一电流的量到第二电流的量。 第一和第二电流的量包括在每个写入环路处改变的写入电路。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.025 seconds)
