-
公开(公告)号：KR102230195B1
公开(公告)日：2021-03-19
申请号：KR1020140096015A
申请日：2014-07-28
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0069 , G11C13/0033 , G11C13/0035 , G11C16/10 , G11C2013/0092
Abstract: 본 개시는 복수의 제1 신호 라인들과 복수의 제2 신호 라인들이 교차하는 영역들에 각각 배치된 복수의 메모리 셀들을 포함하는 메모리 장치의 동작 방법으로서, 상기 복수의 메모리 셀들 중 선택된 메모리 셀에 순차적으로 인가되는 복수의 펄스들 각각이 프로그램 루프의 횟수에 따라 변경되도록, 상기 복수의 펄스들을 결정하는 단계; 및 상기 복수의 펄스들의 변경에 대응하여, 상기 복수의 메모리 셀들 중 비 선택된 메모리 셀들에 연결되는 비 선택된 제1 및 제2 신호 라인들에 각각 인가되는 제1 및 제2 인히빗(inhibit) 전압들 중 적어도 하나의 전압 레벨이 상기 프로그램 루프의 횟수에 따라 변경되도록, 상기 제1 및 제2 인히빗 전압들 중 적어도 하나를 결정하는 단계를 포함하는 방법을 개시한다.
-
公开(公告)号：KR102245129B1
公开(公告)日：2021-04-28
申请号：KR1020140164414
申请日：2014-11-24
Applicant: 삼성전자주식회사
IPC: G11C13/00
Abstract: 멀티레벨셀을포함하는크로스포인트메모리장치및 크로스포인트메모리장치의동작방법이개시된다. 본발명의기술적사상에따른메모리셀 어레이를포함하는크로스포인트메모리장치의동작방법에있어서, 상기메모리셀 어레이는멀티레벨셀들을포함하고, 제1 상태판별을위해, 복수회의센싱동작들을통해상기멀티레벨셀들을제1 독출하는단계및 제2 상태판별을위해, 복수회의센싱동작들을통해상기멀티레벨셀들을제2 독출하는단계를구비하고, 상기제1 독출하는단계에서제1 센싱동작에이용되는제1 전압과제2 센싱동작에이용되는제2 전압의레벨차이는, 상기제2 독출하는단계에서제1 센싱동작에이용되는제3 전압과제2 센싱동작에이용되는제4 전압의레벨차이와상이한것을특징으로한다.
-
公开(公告)号：KR102242561B1
公开(公告)日：2021-04-20
申请号：KR1020140133554
申请日：2014-10-02
Applicant: 삼성전자주식회사
Abstract: 저항성메모리장치, 저항성메모리시스템및 저항성메모리장치의동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치의동작방법은, 온도를검출하는단계와, 온도검출결과에따라, 온도상승시독출동작을위한기준전류의레벨을기준값에서제1 값으로변동시키고, 온도하강시상기기준전류의레벨을상기기준값에서제2 값으로변동시킴으로써상기기준전류의레벨을조절하는단계및 상기레벨조절된기준전류를이용하여메모리셀들로부터데이터를독출하는단계를구비하고, 상기기준값과제1 값의레벨차이는상기기준값과제2 값의레벨차이와서로다른것을특징으로한다.
-
公开(公告)号：KR102217243B1
公开(公告)日：2021-02-18
申请号：KR1020140147626
申请日：2014-10-28
Applicant: 삼성전자주식회사
Abstract: 소거및 검증동작을수행하는저항성메모리장치, 저항성메모리시스템및 저항성메모리장치의동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치의동작방법에있어서, 상기저항성메모리장치는다수의워드라인들및 비트라인들을포함하고, 제1 비트라인에연결된하나이상의제1 메모리셀들을선택하는단계와, 제2 비트라인에연결된하나이상의제2 메모리셀들을선택하는단계및 제1 기록드라이버를통해상기제1 및제2 메모리셀들에대해동시에리셋기록을수행하는단계를구비하는것을특징으로한다.
-
-
Patent Agency Ranking
-
-
公开(公告)号：KR1020170097267A
公开(公告)日：2017-08-28
申请号：KR1020160018626
申请日：2016-02-17
Applicant: 삼성전자주식회사
Inventor： 박현국
CPC classification number: G06F11/1048 , G06F3/061 , G06F3/0619 , G06F3/064 , G06F3/0679 , G06F11/1072 , G11C13/0033 , G11C13/004 , G11C16/0483 , G11C16/26 , G11C16/3427 , G11C29/52
Abstract: 본발명의실시예에따른데이터저장장치는불휘발성메모리와메모리컨트롤러를포함한다. 상기불휘발성메모리는하나의읽기단위가복수의코드워드로구성된다. 상기메모리컨트롤러는상기불휘발성메모리의하나또는그 이상의코드워드에서페일이발생할경우에정정가능한코드워드를이용하여, 상기불휘발성메모리의읽기전압을서치할수 있다. 본발명의실시예에다른데이터저장장치는밸리서치동작없이도최적의읽기전압레벨을예측할수 있기때문에, 읽기동작성능을향상할수 있다.
Abstract translation: 根据本发明实施例的数据存储设备包括非易失性存储器和存储器控制器。 在非易失性存储器中，一个读单元由多个码字组成。 当非易失性存储器的一个或多个码字发生故障时，存储器控制器可以使用可纠正码字来搜索非易失性存储器的读取电压。 由于根据本发明的实施例的数据存储装置可以在没有谷搜索操作的情况下预测最佳读取电压电平，所以可以提高读取操作的性能。
-
公开(公告)号：KR1020160073169A
公开(公告)日：2016-06-24
申请号：KR1020140181614
申请日：2014-12-16
Applicant: 삼성전자주식회사
IPC: G11C13/00
CPC classification number: G11C13/0026 , G11C11/1655 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/2255 , G11C13/0028 , G11C13/004 , G11C13/0069 , G11C13/0023 , G11C13/0002 , G11C13/003 , G11C13/0038
Abstract: 칼럼디코더를포함하는저항성메모리장치및 그동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치는, 다수의신호라인들에연결된메모리셀들을포함하는메모리셀 어레이및 각각의신호라인에대응하여배치되는스위치쌍을포함하는제1 스위치부와, 상기제1 스위치부의하나이상의스위치쌍들에대응하여배치되는스위치쌍을포함하는제2 스위치부를포함하는칼럼디코더를구비하고, 상기제1 스위치부는제1 신호라인에연결되는제1 스위치쌍을포함하고, 상기제1 스위치쌍은동일한타입으로구현되는제1 및제2 스위치들을포함하며, 상기제2 스위치부는상기제1 스위치쌍에연결되는제3 스위치및 제4 스위치를포함하는제2 스위치쌍을구비하고, 선택전압은상기제1 스위치를경유하여상기제1 신호라인으로제공되고, 금지전압은상기제1 스위치또는제2 스위치를선택적으로경유하여상기제1 신호라인으로제공되는것을특징으로한다.
Abstract translation: 本发明的目的是提供一种能够执行双向操作并为位线提供适当偏置的电阻式存储器件及其操作方法。 公开了一种包括列解码器及其操作方法的电阻式存储器件。 根据本发明的技术思想的电阻式存储器件包括：存储单元阵列，包括连接到多条信号线的存储单元; 并且所述列解码器包括第一开关单元，所述第一开关单元包括对应于每个信号线布置的一对开关，以及第二开关单元，其包括通过对应于所述第一开关单元的一对或多对开关而布置的一对开关 。 第一开关单元包括连接到第一信号线的第一对开关。 第一对开关包括实现为相同类型的第一和第二开关。 第二开关单元包括第二对开关，其包括连接到第一对开关的第三开关和第四开关。 所选择的电压通过第一开关提供给第一信号线。 选择性地经由第一开关或第二开关向第一信号线提供禁止电压。
-
公开(公告)号：KR1020160016454A
公开(公告)日：2016-02-15
申请号：KR1020140100660
申请日：2014-08-05
Applicant: 삼성전자주식회사
IPC: G11C29/02
CPC classification number: G11C29/76 , G11C11/16 , G11C11/1653 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1677 , G11C11/1695 , G11C13/0002 , G11C13/0023 , G11C13/0059 , G11C13/0064 , G11C13/0069 , G11C29/808 , G11C2029/4402 , G11C2213/71
Abstract: 본개시는복수의메모리셀들을포함하는저항성메모리장치에관한것으로서, 저항성메모리장치는, 수직적층된복수의메모리층을포함하고, 상기복수의메모리층 각각이복수의제1 라인및 복수의제2 라인이교차하는지점에배치되는복수의메모리셀들을포함하는메모리셀 어레이; 및상기복수의메모리셀들중 불량셀을포함하는제1 메모리층 및적어도하나의제2 메모리층을불량영역으로설정하는불량영역관리부를포함한다.
Abstract translation: 本发明涉及包括多个存储单元的电阻式存储器件。 电阻性存储器件包括存储单元阵列和坏区域管理单元。 存储单元阵列包括垂直堆叠的多个存储层。 多个存储层中的每一个包括以多个第一线和多个第二线交叉的点布置的多个存储单元。 坏区管理单元将包括多个存储单元中的坏单元的第一存储层和作为不良区的至少一个第二存储层定义。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.024 seconds)
