公开(公告)号：KR102252687B1

公开(公告)日：2021-05-18

申请号：KR1020140107246

申请日：2014-08-18

Applicant: 삼성전자주식회사

Inventor： 오인욱 ,  김진 ,  박선흠 ,  양재석

IPC: G01R31/50 ,  G01R31/26

Abstract: 테스트시스템은행 디코더, 열디코더, 열단위테스트제어부및 테스트회로를포함한다. 행디코더는복수의행 입력신호들에기초하여제1 내지제M 행신호들중 하나를활성화한다. 열디코더는복수의열 입력신호들에기초하여제1 내지제N 열신호들중 하나를활성화한다. 열단위테스트제어부는열 단위테스트인에이블신호가활성화된경우활성화된제1 내지제N 열출력신호들을출력하고, 열단위테스트인에이블신호가비활성화된경우제1 내지제N 열신호들을각각제1 내지제N 열출력신호들로서출력한다. 테스트회로는각각제1 내지제N 테스트유닛들을구비하는제1 내지제M 행테스트블록들을포함한다. 제1 내지제M 행테스트블록들은각각제1 내지제M 행신호들에상응한다. 테스트회로는열 단위테스트인에이블신호가활성화된경우제1 및제2 테스트신호들및 제1 내지제N 열출력신호들에기초하여제1 내지제M 행신호들중 활성화된행 신호에상응하는행 테스트블록에포함되는제1 내지제N 테스트유닛들의단락테스트를동시에수행한다.

公开(公告)号：KR1020160145309A

公开(公告)日：2016-12-20

申请号：KR1020150081701

申请日：2015-06-10

Applicant: 삼성전자주식회사

Inventor： 석성대 ,  박선흠 ,  박연호 ,  차동호

IPC: H01L29/78 ,  H01L27/12

CPC classification number: H01L29/785 ,  H01L29/0673 ,  H01L29/41733 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7856 ,  H01L29/78603 ,  H01L29/78696 ,  H01L2029/7858

Abstract: 반도체소자는베이스몸체및 베이스몸체를덮고제2 방향을따라연장하는채널트렌치를구비하는기판절연층을구비하고기판절연층상에반도체접합층을배치한다. 채널트렌치에걸치도록제1 방향을따라연장하고반도체접합층과연결되는채널및 채널을부분적으로둘러싸고채널트렌치를매립하도록제2 방향을따라연장하며채널의상부에위치하는돌출부및 채널의하부에위치하고돌출부보다큰 두께를갖는매립부를구비하는게이트구조물을배치한다. 게이트구조물의돌출부상부에추가절연부를배치함으로써게이트스페이서의축소에도불구하고콘택구조물과게이트구조물사이의커패시턴스를증가를효과적으로방지한다.

Abstract translation: 提供半导体器件。 半导体器件包括沟道。 半导体器件包括具有第一和第二部分的栅极结构。 通道位于栅极结构的第一和第二部分之间。 接触结构邻近通道侧表面的一部分。 还提供了形成半导体器件的相关方法。

公开(公告)号：KR1020160122909A

公开(公告)日：2016-10-25

申请号：KR1020150052553

申请日：2015-04-14

Applicant: 삼성전자주식회사

Inventor： 여경환 ,  박성욱 ,  이승재 ,  최도영 ,  박선흠 ,  윤태응 ,  차동호 ,  첸,류이

IPC: H01L29/423 ,  H01L29/66 ,  H01L21/318

CPC classification number: H01L29/408 ,  H01L27/1104 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 본발명은전계효과트랜지스터를포함하는반도체소자에관한것으로, 보다구체적으로는그의상부에활성패턴을갖는기판; 상기활성패턴을가로지르는게이트전극; 및상기게이트전극상의캡핑구조체를포함할수 있다. 이때, 상기캡핑구조체는, 상기게이트전극상에순차적으로적층된제1 캡핑패턴및 제2 캡핑패턴을포함하고, 상기제2 캡핑패턴은상기제1 캡핑패턴의상면을완전히덮으며, 상기제2 캡핑패턴의유전상수는상기제1 캡핑패턴의유전상수보다더 높을수 있다.

Abstract translation: 提供了具有场效应晶体管的半导体器件。 半导体器件包括衬底，衬底上的有源图案，与有源图案交叉的栅电极和栅电极上的封盖结构。 封盖结构包括顺序地堆叠在栅电极上的第一和第二封盖图案。 第二封盖图案完全覆盖第一封盖图案的顶表面，并且第二封盖图案的介电常数大于第一封盖图案的介电常数。

公开(公告)号：KR1020160112622A

公开(公告)日：2016-09-28

申请号：KR1020150038686

申请日：2015-03-20

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  차동호 ,  박선흠

IPC: H01L29/78

CPC classification number: H01L29/7848 ,  H01L27/0207 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/165 ,  H01L29/7855 ,  H01L29/7831 ,  H01L29/7843

Abstract: 액티브핀을포함하는반도체장치가제공된다. 반도체장치는, 제1 방향으로서로나란하게연장된제1 내지제4 액티브핀, 제1 방향과교차하는제2 방향으로연장되어제1 내지제4 액티브핀과교차하는제1 게이트전극, 및제2 방향으로연장되어제3 및제4 액티브핀과교차하고, 제1 및제2 액티브핀과교차하지않고, 제1 게이트전극과상기제1 방향으로이격된제2 게이트전극을포함하되, 제1 및제2 액티브핀 사이의간격과제3 및제4 액티브핀 사이의간격은서로다르다.

Abstract translation: 提供具有活动鳍片的半导体器件。 半导体器件包括：第一至第四活性鳍片，沿第一方向平行地相互延伸; 第一栅极电极，沿与第一方向交叉的第二方向延伸，并与第一至第四活性鳍片相交; 以及第二栅极电极，其在第二方向上延伸，与第三和第四活性鳍片交叉，与第一和第二活性鳍片不相交，并且在第一方向上与第一栅极电极分离。 第一和第二活动翅片之间的距离不同于第三和第四活动翅片之间的距离。 半导体器件可以改善操作特性。

公开(公告)号：KR1020150090796A

公开(公告)日：2015-08-06

申请号：KR1020140031713

申请日：2014-03-18

Applicant: 삼성전자주식회사

Inventor： 신헌종 ,  김성민 ,  김병서 ,  박선흠 ,  배현준

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8232

Abstract: 제1 핀영역과제2 핀영역을구비하고, 제1 핀영역과제2 핀영역을분리하는아일랜드형의분리절연막을구비하고, 제1 핀영역을가로지르는제1 게이트, 및제2 핀영역을가로지르는제2 게이트을구비하고, 분리절연막의측벽부들및 상면을덮고분리절연막을가로지르는제3 게이트를구비하는반도체장치및 그제조방법이제공된다.

Abstract translation: 本发明提供一种半导体器件及其制造方法。 半导体器件包括：第一鳍片区域和第二鳍片区域; 隔离绝缘膜，其形状为岛状，将第一鳍片区域与第二鳍片区域分离; 与第一鳍片区域交叉的第一栅极和与第二鳍片区域交叉的第二栅极; 以及覆盖分隔绝缘膜的侧壁部分和上部分并与隔离绝缘膜交叉的第三栅极。