公开(公告)号：KR100335488B1

公开(公告)日：2002-05-04

申请号：KR1019990039837

申请日：1999-09-16

Applicant: 삼성전자주식회사

Inventor： 김인성 ,  박준수 ,  이중현 ,  강현재

IPC: H01L21/283

CPC classification number: H01L21/76897

Abstract: 본발명은자기정렬콘택을가진반도체소자및 그제조방법에대한것이다. 본발명에따른자기정렬콘택을가진반도체소자는도전영역, 도전라인및 상기도전라인과도전영역을전기적으로연결하는콘택플러그를포함한다. 상기도전라인은상기콘택플러그의측벽을통하여전기적으로연결되고, 상기도전영역은상기콘택플러그의저부를통하여전기적으로연결되며, 상기콘택플러그의평단면의면적은상부에서하부로갈수록감소한다. 본발명에따른반도체소자제조방법에따르면, 하부에형성되는도전영역과상부에형성되는도전라인을콘택플러그로연결하는데있어서, 콘택플러그를도전라인을형성하고난 이후에자기정렬방식으로형성한다.

公开(公告)号：KR1020020016308A

公开(公告)日：2002-03-04

申请号：KR1020000049570

申请日：2000-08-25

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  김인성

IPC: H01L27/108

Abstract: PURPOSE: A method for forming a capacitor is provided to improve step coverage of a cell region where the capacitor is positioned and a core region adjacent to the cell region, by increasing capacitance and comparatively decreasing the height of the capacitor. CONSTITUTION: A mold insulation layer(300) having an opening(350) is formed on a semiconductor substrate(100). The first lower electrode layer, the first dielectric layer and the first upper electrode layer are sequentially formed on the mold insulation layer. The first upper electrode layer is orientation-etched to form the first upper electrode standing on the sidewall of the opening. The second dielectric layer covering the first upper electrode is formed on the exposed first dielectric layer. The second and first dielectric layers are orientation-etched to form the first and second dielectric layer patterns(510',530'). The second lower electrode layer, the third dielectric layer and the second upper electrode layer are formed on the first lower electrode layer exposed by the second dielectric layer pattern. The second upper electrode layer, the third dielectric layer and the second and first lower electrode layers are polished to form the second upper electrode, the third dielectric layer pattern(550') and the second and first lower electrodes(430',410'). An end part of the exposed second and first lower electrodes is selectively etched to form a groove. An insulation layer filling the groove is formed. The third upper electrode electrically connected to the first and second upper electrodes exposed by the insulation layer is formed.

Abstract translation: 目的：提供一种形成电容器的方法，通过增加电容并相对降低电容器的高度来改善电容器所在的单元区域和与单元区域相邻的芯区域的阶梯覆盖。 构成：在半导体衬底（100）上形成具有开口（350）的模具绝缘层（300）。 第一下电极层，第一电介质层和第一上电极层依次形成在模绝缘层上。 第一上电极层被定向蚀刻以形成站在开口的侧壁上的第一上电极。 覆盖第一上电极的第二电介质层形成在暴露的第一电介质层上。 第二和第一介电层被取向蚀刻以形成第一和第二介电层图案（510'，530'）。 第二下电极层，第三电介质层和第二上电极层形成在由第二电介质层图案露出的第一下电极层上。 第二上电极层，第三电介质层和第二和第一下电极层被抛光以形成第二上电极，第三电介质层图案（550'）和第二和第一下电极（430'，410'） 。 暴露的第二和第一下电极的端部被选择性地蚀刻以形成凹槽。 形成填充凹槽的绝缘层。 形成与由绝缘层露出的第一和第二上部电极电连接的第三上部电极。

公开(公告)号：KR1019990052530A

公开(公告)日：1999-07-15

申请号：KR1019970072021

申请日：1997-12-22

Applicant: 삼성전자주식회사

Inventor： 김인성 ,  박준수 ,  손창진

IPC: H01L21/027

Abstract: 본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 커패시터의 정전용량을 증가시킬 수 있는 반도체 메모리 소자의 스토리지 전극 형성방법에 관한 것이다. 레지스트층을 트랜지스터가 형성되어 있는 반도체 기판 상에 형성한다. 스탠딩 웨이브 현상이 발생하도록 레지스트층을 노광한다. 최종적으로 원하는 스토리지 전극 패턴과 반대 모양의 역패턴을 레지스트층을 현상하여 형성하는데, 이때 그 측벽이 울퉁불퉁하게 되도록 한다. 역패턴의 음각 부분에 도전물질을 채운다. 역패턴을 제거함으로써 그 측벽이 울퉁불퉁한 모양의 스토리지 전극을 완성한다.

公开(公告)号：KR1019990038259A

公开(公告)日：1999-06-05

申请号：KR1019970057918

申请日：1997-11-04

Applicant: 삼성전자주식회사

Inventor： 박준수

IPC: G11C7/00

Abstract: 본 발명은 입력된 데이터를 클럭에 따라 래치하여 출력하는 래치부와, 상기 래치부에서 출력되는 데이터들과 접지전압 및 구동 전압을 조합하여 출력하도록 낸드 게이트(NAN 1) 및 노아 게이트(NOR 1)(NOR 2)로 구성된 제 1 논리 조합부와, 상기 래치부에서 출력된 데이터들과 접지전압을 조합하여 출력하도록 낸드 게이트(NAN 2)로 구성된 제 2 논리 조합부와, 상기 제 2 논리 조합부에서 출력되는 신호의 레벨에 따라 데이터를 버퍼링하여 출력하는 제 3 논리 조합부로 구성되어, 기본 셀이외에 고객의 요구에 대응할 수 있는 추가적인 로직을 포함한 버퍼 셀을 디자인하여 새로운 셀을 추가할 때 칩의 레이아웃을 새로 하지 않고도 메탈이 후의 공정만으로 일부 셀을 추가할 있는 메모리 셀 버퍼에 관한 것이다.

公开(公告)号：KR100172575B1

公开(公告)日：1999-03-20

申请号：KR1019960009647

申请日：1996-03-30

Applicant: 삼성전자주식회사

Inventor： 김용기 ,  박준수 ,  황규환

IPC: G03F7/36

Abstract: 본 발명은 입사된 광을 산란시키고 서로 간섭되게 하여 결상케 하는, 비대칭 산란특성을 갖는 포토레지스트 박막의 제작장치에 관한 것이다. 본 발명의 제작장치는 레이저를 사용하여 스펙클을 생성시키고, 수평 및 수직으로 서로 다른 산란각을 갖는 프리즘으로 생성된 스펙클을 변형하여 확산자 일면의 포토레지스트 박막에 노광시키므로써, 비대칭 양각을 형성시키기 위한 수단들로 구성된다. 따라서, 본 발명의 장치는 레이저 스펙클의 노출에 의한 사진촬영방법으로 확산자 등의 비대칭 산란특성을 갖는 표면양각을 효율적으로 제작할 수 있는 효과가 있다.

公开(公告)号：KR1019970066729A

公开(公告)日：1997-10-13

申请号：KR1019960009647

申请日：1996-03-30

Applicant: 삼성전자주식회사

Inventor： 김용기 ,  박준수 ,  황규환

IPC: G03F7/36

Abstract: 본 발명은 입사된 광을 산란시키고, 서로 간섭되게 하여 결상케 하는 확산물질에 관한 것으로서, 특히 박판구조로 되어있는 확산자에 관한 것이다. 본 발명에 따른 표면양각 확산자는 레이저를 사용하여 스펙클을 생성시키고, 이 스펙클을 이용하여 포토레지스트의 일단면에 양각을 성형하고, 이 성형된 포토레지스트 박막을 유리기판에 장착함으로써 만들어 진다. 그 결과, 본 발명에 따른 표면양각 확산자는 입사되는 광이 수직, 수평의 서로 다른 확산 특성을 갖게 할뿐만아니라. 그 휘도특성도 향상되어진다. 따라서, 텔레비젼용 스크린, 액정소자용 확산판, 조명등에서의 커버, 간유리 및 불투명 아크릴 소재 등을 효율적으로 대용할 수 있게 되어 산업상 적용성이 뛰어나다는 장점이 있다.

公开(公告)号：KR2019900005933U

公开(公告)日：1990-03-09

申请号：KR2019880012925

申请日：1988-08-03

Applicant: 삼성전자주식회사

Inventor： 박준수

IPC: H04N5/57

公开(公告)号：KR1020160138778A

公开(公告)日：2016-12-06

申请号：KR1020150073070

申请日：2015-05-26

Applicant: 삼성전자주식회사

Inventor： 정우진 ,  윤상호 ,  전운 ,  김병수 ,  김철홍 ,  민태홍 ,  박준수

IPC: H01L21/027 ,  H01L21/66

CPC classification number: H01L22/12 ,  G01B11/002 ,  G01B11/272 ,  G03F7/70633 ,  H01L21/0274

Abstract: 제1 오버레이교정데이터를이용하여제1 세트의웨이퍼들상에다수개의오버레이키들을형성하고, 상기제1 세트의웨이퍼들중 제1 웨이퍼의제1 샷영역내의제1 오버레이좌표들상에형성된제1 오버레이키들을측정하여제1 오버레이오차데이터를생성하고, 상기제1 오버레이오차데이터를이용하여상기제1 오버레이교정데이터를 1차수정하고, 상기제1 세트의웨이퍼들중 제2 웨이퍼의제2 샷영역내의제2 오버레이좌표들상에형성된제2 오버레이키들을측정하여제2 오버레이오차데이터를생성하고, 상기제2 오버레이오차데이터를이용하여상기 1차수정된제1 오버레이교정데이터를 2차수정하고, 및상기제1 세트의웨이퍼들중 제3 웨이퍼의제3 샷영역내의제3 오버레이좌표들상에형성된제3 오버레이키들을측정하여제3 오버레이오차데이터를생성하고, 상기제3 오버레이오차데이터를이용하여상기 2차수정된제1 오버레이교정데이터를 3차수정하여제2 오버레이교정데이터를생성하는것을포함하는오버레이교정데이트를수정하는방법이설명된다. 상기제1 오버레이좌표들, 상기제2 오버레이좌표들, 및상기제3 오버레이좌표들은서로배타적이다.

Abstract translation: 提供了生成和修改覆盖校正数据的方法，使用覆盖校正数据执行光刻处理的方法，以及在修改覆盖校正数据的同时执行光刻处理的方法。 修改覆盖校正数据的方法包括使用第一覆盖校正数据在第一组晶片上形成多个覆盖键，测量在第一组中的第一晶片的第一覆盖坐标中形成的第一覆盖坐标， 生成第一重叠错误数据，并且使用第一重叠错误数据主要修改第一重叠校正数据，测量形成在第一组晶片中的第二晶片的第二覆盖坐标中的第二覆盖坐标上的第二重叠键，产生第二叠加错误数据 重叠错误数据，并且使用第二覆盖误差数据二次修改主要修改的第一覆盖校正数据，以及测量形成在第一晶片组中的第三晶片的第三拍摄区域中的第三覆盖坐标上的第三覆盖键，生成第三覆盖 错误数据，二次修改二次修改的第一重叠校正数据，并产生第二叠加校正 数据。 第一覆盖坐标，第二覆盖坐标和第三覆盖坐标是相互排斥的。

公开(公告)号：KR1020160124348A

公开(公告)日：2016-10-27

申请号：KR1020150054295

申请日：2015-04-17

Applicant: 삼성전자주식회사

Inventor： 김재희 ,  강대용 ,  하순목 ,  박준수

IPC: H01L21/027 ,  H01L21/033

CPC classification number: H01L21/0338 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/76816 ,  H01L21/76877 ,  H01L27/10852 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11582

Abstract: 본발명의일 실시예에따른반도체소자의미세패턴형성방법은, 피식각층상의하드마스크막을패터닝하여, 상기피식각층을노출시키는제 1 개구들및 상기제 1 개구들사이의희생필라들을형성하는것, 상기제 1 개구들사이의상기피식각층위로블록공중합체층을형성하는것, 상기블록공중합체층을상분리하여, 상기희생필라들과이격되어배열되고제 1 블록패턴들및 제 2 블록패턴을형성하는것, 상기제 1 블록패턴들을제거하여상기피식각층에제 1 홀들을형성하는것, 그리고상기희생필라들을제거하여노출된상기피식각층에상기제 1 홀들과상이한제 2 홀들을형성하는것을포함한다.

Abstract translation: 用于形成精细图案的方法包括图案化蚀刻目标层上的硬掩模层以形成牺牲柱，以及设置在牺牲柱之间并暴露蚀刻目标层的第一开口，在蚀刻目标层上形成嵌段共聚物层， 第一开口，相分离嵌段共聚物层以形成与牺牲柱间隔开的第一嵌段图案和第二嵌段图案，通过蚀刻通过除去第一嵌段图案而暴露的蚀刻目标层，形成第一孔，以及在第 通过去除牺牲柱而暴露的蚀刻目标层，第二孔不同于第一孔。

公开(公告)号：KR101316058B1

公开(公告)日：2013-10-10

申请号：KR1020070080194

申请日：2007-08-09

Applicant: 삼성전자주식회사

Inventor： 박흥식 ,  윤준호 ,  이철규 ,  박준수

IPC: H01L29/78

CPC classification number: H01L21/3081 ,  H01L21/3065 ,  H01L29/4236 ,  H01L29/66621

Abstract: 반도체 소자의 제조 방법이 제공된다. 반도체 소자의 제조 방법은 활성 영역 및 소자 분리 영역이 정의된 기판 상에 하부 하드 마스크막과 상부 하드 마스크막을 포함하는 하드 마스크막을 형성하고, 하드 마스크막을 패터닝하여 활성 영역 및 소자 분리 영역을 각각 일부 노출하는 하드 마스크 패턴을 형성하고, 하드 마스크 패턴을 식각마스크로 하여, 기판을 식각하여 기판의 활성 영역 내에 트렌치를 형성하고, 트렌치 상에 게이트를 형성하는 것을 포함하되, 기판을 식각하는 것은 활성 영역에 대한 식각률이 소자 분리 영역에 대한 식각률보다 큰 식각에천트를 이용하여 식각하는 것을 포함한다.
리세스 채널 어레이 트랜지스터