-
公开(公告)号：KR102224849B1
公开(公告)日：2021-03-08
申请号：KR1020150040828A
申请日：2015-03-24
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/768
CPC classification number: H01L29/785 , H01L29/7842 , H01L21/76831 , H01L29/0649 , H01L29/0657 , H01L29/1054 , H01L29/42364 , H01L29/66795 , H01L29/7848
Abstract: 소자 분리막으로 둘러싸인 하부 핀 활성 영역 및 상기 소자 분리막의 상면으로부터 돌출한 상부 핀 활성 영역을 포함하는 핀 활성 영역, 상기 상부 핀 활성 영역의 상면 및 측면들 상의 게이트 패턴, 및 상기 게이트 패턴의 옆의 상기 핀 활성 영역 내에 형성된 소스/드레인 영역을 포함하고, 상기 게이트 패턴은 상기 소자 분리막 상으로 연장하고, 상기 소스/드레인 영역은 트렌치 및 상기 트렌치를 채우는 에피택셜 막들을 포함하고, 상기 트렌치는 바닥면 및 측벽들을 포함하고, 상기 측벽들은 제1 측벽들 및 상기 제1 측벽들과 상기 바닥면을 연결하는 제2 측벽들을 포함하고, 상기 트렌치의 바닥면은 상기 게이트 패턴 아래의 상기 소자 분리막의 상기 상면보다 낮고, 상기 트렌치의 상기 제2 측벽들은 경사진 {111} 면을 갖는 반도체 소자가 설명된다.
-
公开(公告)号：KR102224849B1
公开(公告)日：2021-03-08
申请号：KR1020150040828
申请日：2015-03-24
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/768
Abstract: 소자분리막으로둘러싸인하부핀 활성영역및 상기소자분리막의상면으로부터돌출한상부핀 활성영역을포함하는핀 활성영역, 상기상부핀 활성영역의상면및 측면들상의게이트패턴, 및상기게이트패턴의옆의상기핀 활성영역내에형성된소스/드레인영역을포함하고, 상기게이트패턴은상기소자분리막상으로연장하고, 상기소스/드레인영역은트렌치및 상기트렌치를채우는에피택셜막들을포함하고, 상기트렌치는바닥면및 측벽들을포함하고, 상기측벽들은제1 측벽들및 상기제1 측벽들과상기바닥면을연결하는제2 측벽들을포함하고, 상기트렌치의바닥면은상기게이트패턴아래의상기소자분리막의상기상면보다낮고, 상기트렌치의상기제2 측벽들은경사진 {111} 면을갖는반도체소자가설명된다.
-
3.发明公开SOF 패턴에 기초하여 분석된 수신 특성을 참조하여 데이터를 디코딩하도록 구성되는 통신 회로 칩 및 전자 장치 审中-实审通信电路芯片，被配置为参考基于SOF模式的分析的接收特性来解码数据，
公开(公告)号：KR1020170104699A
公开(公告)日：2017-09-18
申请号：KR1020160027105
申请日：2016-03-07
Applicant: 삼성전자주식회사
IPC: H03M13/33 , H04L27/227 , H04L1/00 , H03M13/00
CPC classification number: H04L25/03273 , H04L5/0048 , H04L7/033 , H04L7/042 , H04L25/03853 , H04L69/22
Abstract: 본발명은클록복원회로, 변환기회로, 및디코더회로를포함하는전자장치를제공한다. 클록복원회로는기준클록을생성하고, 변환기회로는수신데이터의위상과기준클록의위상사이의위상차에대응하는변환값을생성한다. 디코더회로는수신데이터의시작을나타내는 SOF(Start-of-Frame) 마커의검출에응답하여, SOF 마커에대응하는변환값들에기초하여수신특성을분석한다. 디코더는위 분석된수신특성을참조하여, 수신데이터에서 SOF 마커를뒤잇는인코딩된데이터에대응하는변환값을디코딩한다. 본발명에따르면, 디코더회로는수신특성에기초하여, 수신데이터를정확하게디코딩할수 있다.
Abstract translation: 本发明提供了一种包括时钟恢复电路，转换器电路和解码器电路的电子设备。 时钟恢复电路产生参考时钟，并且转换器电路产生与接收数据的相位与参考时钟的相位之间的相位差相对应的转换值。 解码器电路响应于检测到指示接收到的数据的开始的帧开始标记（SOF）标记，基于与SOF标记对应的转换值来分析接收特性。 解码器参考接收到的分析特性，对接收到的数据中的SOF标记之后的编码数据所对应的转换值进行解码。 根据本发明，解码器电路可以基于接收特性来正确解码接收到的数据。
-
公开(公告)号：KR1020080035869A
公开(公告)日：2008-04-24
申请号：KR1020060102475
申请日：2006-10-20
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F9/7088 , G03F9/7073 , H01L23/544 , H01L2223/54426
Abstract: A method of detecting an alignment key of a semiconductor device and a method of forming a photoresist pattern using the same are provided to prevent irradiated light from being absorbed by films enabling detection of the alignment key, by calculating thickness of films to be formed and minimizing reduction in intensity of light reflected from the alignment key, and to facilitate alignment of a photomask. A method of detecting an alignment key of a semiconductor device comprises the steps of: forming an alignment key on a substrate(S200); calculating thickness of one or more films covering the substrate and alignment key, wherein the thickness increases the intensity of the reflected light according to optical properties of the films, and are set to reduce change in intensity of the reflected light with respect to the change in thickness of the films(S210); forming the films having the calculated thickness on the alignment key, and planarizing each film(S220,S230); irradiating light to the films, and measuring the light reflected from the alignment key(S270); and detecting a location of the alignment key using the measured reflected light(S280).
Abstract translation: 提供一种检测半导体器件的对准键的方法和使用其形成光致抗蚀剂图案的方法，以通过计算要形成的膜的厚度和最小化来防止被照射的光被能够检测对准键的膜吸收 从对准键反射的光的强度降低，并且便于光掩模的对准。 一种检测半导体器件的对准键的方法包括以下步骤：在衬底上形成对准键（S200）; 计算覆盖基板和对准键的一个或多个薄膜的厚度，其中根据薄膜的光学性质，厚度增加反射光的强度，并且被设置为减小反射光的强度相对于变化的变化 薄膜的厚度（S210）; 在对准键上形成具有计算出的厚度的膜，并平坦化每个膜（S220，S230）; 照射光，并测量从对准键反射的光（S270）; 以及使用测量的反射光检测对准键的位置（S280）。
-
公开(公告)号：KR1020010081506A
公开(公告)日：2001-08-29
申请号：KR1020000007126
申请日：2000-02-15
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: PURPOSE: A baking apparatus(10) for comprising a thermal buffer region is provided to minimize a temperature ununiformity in a baking chamber by suppressing the phenomenon of a rapid heat transfer from the internal of the baking chamber to the external even when opening an opening apparatus to load or unload a wafer in the baking chamber. CONSTITUTION: The baking apparatus includes a baking chamber(12) to bake a wafer coated with a resistor on its upper surface directly, the first opening apparatus(14) which can be opened to load or unload the wafer into the baking chamber, and a thermal buffer region arranged adjacent to the baking chamber by intervening the first opening apparatus. The thermal buffer region is connected with or blocked from the internal of the baking chamber by an opening or a closing of the first opening apparatus. The second opening apparatus(24) which can be opened or closed to enable the wafer to enter the thermal buffer region from the external is installed on a facing axis as to the opening apparatus in the thermal buffer region. A heating apparatus(34) controlled by a temperature controller is installed in the thermal buffer region, and a cooling apparatus(36) is installed around the thermal buffer region. The temperature in the thermal buffer region is maintained constantly by a temperature control apparatus comprisng the heating apparatus and the cooling apparatus.
Abstract translation: 目的：提供一种用于包括热缓冲区域的烘烤装置（10），用于通过抑制即使打开打开装置也能从烘烤室的内部向外部快速传热的现象来最小化烘烤室中的温度不均匀 以在烘烤室中装载或卸载晶片。 构成：烘烤设备包括：烘烤室（12），用于在其上表面直接烘烤涂覆有电阻器的晶片;第一打开装置（14），其能够打开以将晶片装载或卸载到烘烤室中;以及 通过插入第一打开装置而布置在与烘烤室相邻的热缓冲区域。 热缓冲区域通过第一打开装置的打开或关闭与烘烤室的内部连接或阻挡。 可以打开或关闭以使晶片从外部进入热缓冲区域的第二打开装置（24）安装在与热缓冲区域中的打开装置相对的面对轴上。 由温度控制器控制的加热装置（34）安装在热缓冲区域中，并且在热缓冲区域周围安装冷却装置（36）。 通过包括加热装置和冷却装置的温度控制装置，恒定地保持热缓冲区域中的温度。
-
Patent Agency Ranking
公开(公告)号：KR1020160056762A
公开(公告)日：2016-05-20
申请号：KR1020150021340
申请日：2015-02-12
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L29/423 , H01L21/033 , H01L21/027
CPC classification number: H01L27/0886 , G03F7/70 , H01L21/0274 , H01L21/32136 , H01L21/32139 , H01L21/76816 , H01L21/76877 , H01L21/76895 , H01L21/823431 , H01L21/823437 , H01L21/823475 , H01L23/5226 , H01L23/528 , H01L23/53271 , H01L27/0207 , H01L29/7831 , H01L21/0332 , H01L29/4238 , H01L29/785 , H01L2029/7858
Abstract: 반도체소자및 그제조방법이제공된다. 상기반도체소자의제조방법은각각이제1 방향으로연장되어형성되되, 상기제1 방향과교차하는제2 방향으로이격되어배치되는제1 내지제4 핀(fin)을형성하고, 각각이상기제1 내지제4 핀상에상기제2 방향으로연장되어형성되되, 상기제1 방향으로이격되어배치되는제1 및제2 게이트라인을형성하고, 상기제1 및제2 핀사이의상기제1 게이트라인상에제1 컨택을형성하고, 상기제3 및제4 핀사이의상기제1 게이트라인상에제2 컨택을형성하고, 상기제1 및제2 핀사이의상기제2 게이트라인상에제3 컨택을형성하고, 상기제3 및제4 핀사이의상기제2 게이트라인상에제4 컨택을형성하고, 상기제1 내지제4 컨택상에, 상기제2 컨택및 상기제3 컨택과오버랩되고, 상기제1 컨택및 상기제4 컨택과오버랩되지않는제5 컨택을형성하는것을포함하되, 상기제5 컨택은제1 내지제4 컨택으로정의되는사각형을사선으로가로지르도록배치된다.
Abstract translation: 提供一种半导体器件及其制造方法。 制造半导体器件的方法包括：形成第一，第二，第三和第四鳍片，其形成为使得翅片沿第一方向延伸并且布置成使得翅片沿与第二方向相交的第二方向分离 第一方向 形成第一和第二栅极线，其被形成为使得栅极线在第一至第四鳍上沿第二方向延伸，并且布置成使得栅极线在第一方向上分离; 在第一鳍和第二鳍之间的第一栅极线上形成第一接触; 在第三鳍和第四鳍之间的第一栅极线上形成第二接触; 在所述第一翅片和所述第二翅片之间的所述第二栅极线上形成第三接触; 在第三鳍和第四鳍之间的第二栅极线上形成第四接触; 以及形成与所述第二和第三触点重叠并且不与所述第一和第四触点重叠的第五触点，其中所述第五触点被布置成使得所述第五触点对角地穿过由所述第一至第四触点限定的四边形 第四个联系人
-
公开(公告)号：KR1020160043693A
公开(公告)日：2016-04-22
申请号：KR1020140138161
申请日：2014-10-14
Applicant: 삼성전자주식회사
CPC classification number: H04B5/0031 , H04B5/0056
Abstract: NFC 카드리더기, 이를포함하는시스템및 상기카드리더기의동작방법이개시된다. 본발명의 NFC 카드리더기는안테나에유기되는마그네틱필드의크기를측정하는모니터, 상기측정된마그네틱필드의크기에따라, 증폭이득을결정하여이득제어신호를출력하는이득제어부, 상기안테나를통해상기캐리어신호와상기캐리어신호에중첩된데이터신호를수신하고, 상기수신된신호로부터상기데이터신호를복원하는신호복원부, 및상기이득제어신호에응답하여상기신호복원부에의해복원된신호를증폭하는가변이득증폭기를포함한다.
Abstract translation: 公开了NFC卡读取器，包括NFC卡读卡器的系统以及用于操作读卡器的方法。 根据本发明的NFC读卡器包括：监视器，其中磁场的大小被感应到天线; 增益控制单元，其根据所测量的磁场的大小来决定放大增益，并输出增益控制信号; 信号恢复单元，其通过天线接收载波信号和与载波信号重叠的数据信号，并从接收信号中恢复数据信号; 以及可变增益放大器，其响应于增益控制信号放大由信号恢复单元恢复的信号。
-
公开(公告)号：KR1020080066413A
公开(公告)日：2008-07-16
申请号：KR1020070003845
申请日：2007-01-12
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F9/708 , G03F7/70633 , G03F9/7076 , H01L23/544 , H01L2223/54426
Abstract: An alignment and an overlay key structure of a semiconductor device and a forming method of the same are provided to obtain high reliability by stabilizing a manufacturing process. A semiconductor substrate(110) includes a first alignment key region(A) and a second alignment key region(B). A plurality of first alignment keys(113) are provided in the first alignment key region. An anti-growth layer(115a) is formed to cover the first alignment key region including the first alignment keys. An isolation layer pattern(114b) is provided in the second alignment key region. A plurality of second alignment keys(115b) are formed on the isolation layer pattern. The anti-growth layer includes polysilicon. The isolation layer pattern is formed to define a plurality of first dummy alignment keys.
Abstract translation: 提供半导体器件的对准和覆盖键结构及其形成方法，以通过稳定制造工艺来获得高可靠性。 半导体衬底（110）包括第一对准键区（A）和第二对准键区（B）。 多个第一对准键（113）设置在第一对准键区域中。 形成防生长层（115a）以覆盖包括第一对准键的第一对准键区域。 隔离层图案（114b）设置在第二对准键区域中。 多个第二对准键（115b）形成在隔离层图案上。 抗生长层包括多晶硅。 形成隔离层图案以限定多个第一虚拟对准键。
-
公开(公告)号：KR100640639B1
公开(公告)日：2006-10-31
申请号：KR1020050032296
申请日：2005-04-19
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76816 , H01L21/76897
Abstract: 포토리소그라피의 해상도를 초과하는 크기의 콘택을 다양한 형태로 제작할 수 있는 미세콘택을 포함하는 반도체소자 및 그 제조방법에 대해 개시한다. 그 소자 및 방법은 층간절연막을 관통하여 도전영역과 연결되며, 층간절연막의 최상층에 층간절연막과 식각선택비가 다른 제1 스페이서에 의해 둘러싸인 제1 콘택 및 도전영역과 연결되며 제1 콘택과 함께 제1 방향으로 배열되면서 제1 스페이서 사이에 매립되는 제2 콘택을 포함한다. 본 발명에 의하면 층간절연막 내에 형성된 홀 형태의 콘택홀의 양측벽을 덮는 스페이서를 이용하여 콘택의 피치를 1/2로 줄일 수 있으며, 제1 방향과 수직인 제2 방향의 층간절연막에 제3 콘택을 형성함으로써, 다양한 배열을 가진 콘택을 형성할 수 있다.
미세콘택, 피치, 스페이서, 식각선택비-
公开(公告)号：KR1020160114391A
公开(公告)日：2016-10-05
申请号：KR1020150040828
申请日：2015-03-24
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/768
CPC classification number: H01L29/785 , H01L29/0649 , H01L29/0657 , H01L29/1054 , H01L29/42364 , H01L29/66795 , H01L29/7848
Abstract: 소자분리막으로둘러싸인하부핀 활성영역및 상기소자분리막의상면으로부터돌출한상부핀 활성영역을포함하는핀 활성영역, 상기상부핀 활성영역의상면및 측면들상의게이트패턴, 및상기게이트패턴의옆의상기핀 활성영역내에형성된소스/드레인영역을포함하고, 상기게이트패턴은상기소자분리막상으로연장하고, 상기소스/드레인영역은트렌치및 상기트렌치를채우는에피택셜막들을포함하고, 상기트렌치는바닥면및 측벽들을포함하고, 상기측벽들은제1 측벽들및 상기제1 측벽들과상기바닥면을연결하는제2 측벽들을포함하고, 상기트렌치의바닥면은상기게이트패턴아래의상기소자분리막의상기상면보다낮고, 상기트렌치의상기제2 측벽들은경사진 {111} 면을갖는반도체소자가설명된다.
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.024 seconds)
