-
公开(公告)号：KR1020130003333A
公开(公告)日：2013-01-09
申请号：KR1020110064611
申请日：2011-06-30
Applicant: 삼성전자주식회사
IPC: G11C29/04
CPC classification number: G11C29/027 , G11C29/789 , G11C29/808
Abstract: PURPOSE: A semiconductor memory device including a spare anti-fuse array and a method for repairing the antifuse are provided to minimize the increase of a chip area by not requiring an additional control circuit for driving the spare antifuse array. CONSTITUTION: Antifuses sharing an operation control circuit which performs a program operation or read operation with a unit of a first direction are arranged in an antifuse array(30). A spare antifuse array(40) shares a spare word line with a unit of a second direction cross the first direction. The spare antifuses sharing the operation control circuit with the unit of the first direction with are arranged in the spare antifuse array. The operation control circuit includes a program block logic(10) and a read block logic(20).
Abstract translation: 目的：提供包括备用反熔丝阵列和修补反熔丝的方法的半导体存储器件，以通过不需要用于驱动备用反熔丝阵列的附加控制电路来最小化芯片面积的增加。 构成：在反熔丝阵列（30）中配置有共享以第一方向为单位执行程序动作或读取动作的动作控制电路的防空部。 备用反熔丝阵列（40）共享具有与第一方向相交的第二方向的单位的备用字线。 以第一方向为单位的共用操作控制电路的备用反熔丝被布置在备用反熔丝阵列中。 操作控制电路包括程序块逻辑（10）和读块逻辑（20）。
-
公开(公告)号：KR100663355B1
公开(公告)日：2007-01-02
申请号：KR1020050006850
申请日：2005-01-25
Applicant: 삼성전자주식회사
IPC: H01L27/14 , H01L21/3065 , H01L21/28
CPC classification number: H01L21/32136 , H01L27/14843
Abstract: 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를 제조하는 방법을 제공한다. 이 방법은 포토 다이오드를 구비한 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판의 전면 상에 층간절연막을 형성한다. 상기 층간절연막을 갖는 반도체기판의 전면 상에 금속막을 형성한다. 상기 금속막을 갖는 반도체기판 상에 상기 금속막의 소정 영역을 노출시키는 마스크 패턴을 형성한다. 상기 노출된 금속막에 대하여 5 내지 40 와트의 기판 바이어스 전력을 이용하는 건식 식각 공정을 실시하여 금속막 패턴을 형성하여 상기 포토 다이오드 상부의 층간절연막을 노출시킨다.
금속막, 금속막 패턴, 층간 절연막, 건식 식각, 이미지 센서-
公开(公告)号：KR1020060086040A
公开(公告)日：2006-07-31
申请号：KR1020050006850
申请日：2005-01-25
Applicant: 삼성전자주식회사
IPC: H01L27/14 , H01L21/3065 , H01L21/28
CPC classification number: H01L21/32136 , H01L27/14843
Abstract: 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를 제조하는 방법을 제공한다. 이 방법은 포토 다이오드를 구비한 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판의 전면 상에 층간절연막을 형성한다. 상기 층간절연막을 갖는 반도체기판의 전면 상에 금속막을 형성한다. 상기 금속막을 갖는 반도체기판 상에 상기 금속막의 소정 영역을 노출시키는 마스크 패턴을 형성한다. 상기 노출된 금속막에 대하여 5 내지 40 와트의 기판 바이어스 전력을 이용하는 건식 식각 공정을 실시하여 금속막 패턴을 형성하여 상기 포토 다이오드 상부의 층간절연막을 노출시킨다.
금속막, 금속막 패턴, 층간 절연막, 건식 식각, 이미지 센서-
-
-
Patent Agency Ranking
公开(公告)号：KR1020170077321A
公开(公告)日：2017-07-06
申请号：KR1020150187076
申请日：2015-12-28
Applicant: 삼성전자주식회사
IPC: G11C11/406 , G11C11/4076 , G11C11/408 , G11C11/409
CPC classification number: G11C11/40615 , G11C11/406
Abstract: 리프레쉬콘트롤러는타이밍콘트롤러, 리프레쉬카운터및 어드레스발생기를포함한다. 상기타이밍콘트롤러는외부로부터제공되는리프레쉬코맨드의수신타이밍에동기하여카운터리프레쉬신호를발생하고, 상기리프레쉬코맨드의수신타이밍에관계없이주기적으로활성화되는해머리프레쉬신호를발생한다. 상기리프레쉬카운터는상기카운터리프레쉬신호에동기하여, 순차적으로변화하는어드레스를나타내는카운터리프레쉬어드레스신호를발생한다. 상기어드레스발생기는상기해머리프레쉬신호에동기하여, 집중적으로액세스되는해머어드레스에상응하는행과물리적으로인접하는행의어드레스를나타내는해머리프레쉬어드레스신호를발생한다. 해머리프레쉬동작을외부로부터의리프레쉬코맨드에관계없이주기적으로수행함으로써메모리셀의데이터가손상되는것을방지하고메모리장치의성능을향상시킬수 있다.
Abstract translation: 刷新控制器包括定时控制器，刷新计数器和地址生成器。 定时控制器与从外部提供的刷新命令的接收定时同步地产生计数器刷新信号，并产生周期性激活的音锤刷新信号，而不管刷新命令的接收定时如何。 刷新计数器产生指示与计数器刷新信号同步地顺序改变的地址的计数器刷新地址信号。 地址生成器生成锤击刷新地址信号，该锤击刷新地址信号指示与锤击地址相对应的行物理上相邻的行的地址，该锤击地址与锤击刷新信号同步地被集中访问。 与来自外部的刷新命令无关地周期性执行音锤刷新操作，从而防止存储器单元的数据被损坏并且改善存储器装置的性能。
-
公开(公告)号：KR1020170024307A
公开(公告)日：2017-03-07
申请号：KR1020150119402
申请日：2015-08-25
Applicant: 삼성전자주식회사
IPC: G11C11/406 , G11C11/408
CPC classification number: G11C11/40622 , G11C11/40618 , G11C11/4072 , G11C11/408
Abstract: 메모리장치에포함되는내장형리프레쉬콘트롤러는리프레쉬카운터및 어드레스발생기를포함한다. 상기리프레쉬카운터는카운터리프레쉬신호에동기하여순차적으로변화하는어드레스를나타내는카운터리프레쉬어드레스신호를발생한다. 상기어드레스발생기는집중적으로액세스되는해머어드레스에관한정보를저장하고, 해머리프레쉬신호에동기하여상기해머어드레스에상응하는행과물리적으로인접하는행의어드레스를나타내는해머리프레쉬어드레스신호를발생한다. 내장형리프레쉬콘트롤러는액세스되는해머어드레스를효율적으로검출하고이에기초하여리프레쉬동작을수행함으로써메모리셀의데이터가손상되는것을방지하고메모리장치의성능을향상시킬수 있다.
Abstract translation: 提供了包括在内存设备和包括嵌入式刷新控制器的存储设备中的嵌入式刷新控制器。 嵌入式刷新控制器可以包括刷新计数器和地址生成器。 刷新计数器可以响应于计数器刷新信号而生成计数器刷新地址信号，使得计数器刷新地址信号可以表示顺序变化的地址。 地址生成器可以存储关于密集访问的音锤地址的信息，并且可以响应于音锤刷新信号而产生音锤刷新地址信号，使得音锤刷新地址信号可以表示与物理上相邻的行的地址 一排锤子地址。 可以通过检测集中访问的锤地址并且基于检测到的锤地址有效地执行刷新操作，可以减少存储器件的损耗并且可以提高存储器件的性能。
-
公开(公告)号：KR1020140049210A
公开(公告)日：2014-04-25
申请号：KR1020120115140
申请日：2012-10-17
Applicant: 삼성전자주식회사
IPC: G11C16/06
CPC classification number: G11C29/86 , G11C7/1036 , G11C7/1051 , G11C8/04 , G11C11/4093 , G11C16/20 , G11C17/16 , G11C2029/0407 , G11C2207/107
Abstract: A data loading circuit comprises a non-volatile storage, a deserializer, a load controller, and a loading storage. The non-volatile storage stores non-volatile data and outputs a serial signal based on the stored non-volatile data when power is supplied. The deserializer receives the serial signal and outputs a plurality of data bits at intervals of a unit period based on the received serial signal. The load controller generates a plurality of loading selection signals that are sequentially activated one-by-one at each interval of the unit period. The data loading memory circuit sequentially stores the outputted data bits at each interval of the unit period in response to the loading selection signals.
Abstract translation: 数据加载电路包括非易失性存储器，解串器，负载控制器和加载存储器。 非易失性存储器存储非易失性数据，并且在供电时基于所存储的非易失性数据输出串行信号。 解串器基于所接收的串行信号，接收串行信号并以单位周期的间隔输出多个数据位。 负载控制器产生多个负载选择信号，其在单位周期的每个间隔逐个地依次激活。 数据加载存储器电路响应于加载选择信号，在单位周期的每个间隔顺序存储输出的数据位。
-
公开(公告)号：KR1020130123182A
公开(公告)日：2013-11-12
申请号：KR1020120046419
申请日：2012-05-02
Applicant: 삼성전자주식회사
IPC: G11C29/04
Abstract: Disclosed are an anti-fuse circuit capable of monitoring anti-fuse program data outside of a semiconductor device, and a semiconductor device including the same. The anti-fuse circuit includes an anti-fuse array including at least one anti-fuse block, a data storage, and a first selecting circuit. The data storage receives anti-fuse program data from each of the anti-fuse blocks through data buses, and stores the received data. The first selection circuit receives the anti-fuse program data from each of the anti-fuse blocks through the data buses, and selects one of the anti-fuse program data in response to a first selection signal before outputting the selected data.
Abstract translation: 公开了一种能够监测半导体器件外部的反熔丝编程数据的反熔丝电路以及包括其的半导体器件。 反熔丝电路包括包括至少一个反熔丝块，数据存储器和第一选择电路的反熔丝阵列。 数据存储器通过数据总线接收来自每个反熔丝块的反熔丝程序数据，并存储所接收的数据。 第一选择电路通过数据总线接收来自每个反熔丝块的反熔丝程序数据，并在输出所选数据之前响应于第一选择信号选择反熔丝程序数据之一。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.026 seconds)
