中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

26 records (took 0.03 seconds)

    비휘발성 메모리 소자
    11.
    发明授权
    비휘발성 메모리 소자 有权
    非易失性存储器件

    公开(公告)号：KR101503876B1

    公开(公告)日：2015-03-20

    申请号：KR1020090019270

    申请日：2009-03-06

    Applicant: 삼성전자주식회사

    Inventor： 심선일 ,  김한수 ,  조원석 ,  장재훈 ,  임진수

    IPC: H01L27/115 ,  H01L21/8247

    Abstract: 비휘발성 메모리 소자가 제공된다. 이 비휘발성 메모리 소자는, 기판 상에 교대로 적층된 게이트 패턴들과 절연패턴들, 기판 상에 게이트 패턴들과 절연패턴들의 측벽들을 따라 위로 연장되는 활성 패턴 및 게이트 패턴들과 활성 패턴 사이의 데이터 저장 패턴을 포함한다. 활성 패턴은 제1 부활성(sub-active) 패턴, 제1 부활성 패턴 상의 제2 부활성 패턴, 및 제1 부활성 패턴과 제2 부활성 패턴을 연결하는 제1 패드부를 포함한다. 제1 패드부의 상부면의 단면적은 상기 제1 부활성 패턴의 상부면의 단면적보다 넓을 수 있다.
    비휘발성 메모리, 패드부, 멀티 스택(multi stack)

    금속 화합물 및 이를 포함하는 유기 전계 발광 소자
    12.
    发明授权
    금속 화합물 및 이를 포함하는 유기 전계 발광 소자 有权
    금속화합물및이를포함하는유기전계발광소자

    公开(公告)号：KR100740939B1

    公开(公告)日：2007-07-19

    申请号：KR1020060001744

    申请日：2006-01-06

    Applicant: 한양대학교 산학협력단 ,  삼성전자주식회사

    Inventor： 서동학 ,  임진수 ,  김지호 ,  최순현

    IPC: C07F15/00 ,  C09K11/06 ,  C09K11/87 ,  H05B33/00

    Abstract: A metallic compound and an organic electroluminescence device containing the same compound are provided to increase life-time of luminescence materials by introducing substituents having high sterical hindrance, decrease power consumption by enhancing luminescence efficiency, and reduce concentration quenching of the organic electroluminescence device. The metallic compound represented by the formula(5) is provided, wherein M is Ir, Pt, Rh, Re or Os; m is 2 or 3; n is 0 or 1 and m+n is 3; X is N or P; Y is O, S or Se; R19 is hydrogen, C1-20 alkyl, cycloalkyl, halogen group, linear or branched alkyl substituent having one or more halogen atoms or linear or branched alkyl substituent having one or more hetero atoms; R20, R21, R22, R23 and R24 are the same or different, and each independently C1-20 alkyl, aryl, cycloalkyl, halogen group, linear, branched or cyclic alkyl substituent having one or more halogen atoms, linear, branched or cyclic alkyl substituent having one or more hetero atoms, carbonyl group, vinyl group or acetylenyl group; L2 is a group having the formula(2), (3) or (4); * covalently binds to M or coordinately binds to near N or P; Z and W are the same or different and each independently O, N, S or P; and R5-R18 are the same or different and each independently hydrogen, C1-20 alkyl, aryl, cycloalkyl, halogen group, linear, branched or cyclic alkyl substituent having one or more halogen atoms, linear, branched or cyclic alkyl substituent having one or more hetero atoms, carbonyl group, vinyl group or acetylenyl group. The organic electroluminescence device contains the metallic compound represented by the formula(5).

    Abstract translation: 提供包含相同化合物的金属化合物和有机电致发光器件以通过引入具有高空间位阻的取代基来增加发光材料的寿命，通过提高发光效率来降低功耗并减少有机电致发光器件的浓度猝灭。 提供由式（5）表示的金属化合物，其中M为Ir，Pt，Rh，Re或Os; m是2或3; n是0或1，m + n是3; X是N或P; Y是O，S或Se; R19为氢，C1-20烷基，环烷基，卤素基团，具有一个或多个卤素原子的直链或支链烷基取代基或具有一个或多个杂原子的直链或支链烷基取代基; R20，R21，R22，R23和R24相同或不同，并且各自独立地为C1-20烷基，芳基，环烷基，卤素基团，具有一个或多个卤素原子的直链，支链或环状烷基取代基， 具有一个或多个杂原子的取代基，羰基，乙烯基或乙炔基; L2是具有式（2），（3）或（4）的基团; *与M共价结合或与N或P附近结合; Z和W相同或不同，并且各自独立地为O，N，S或P; 和R5-R18相同或不同并且各自独立地为氢，C1-20烷基，芳基，环烷基，卤素基团，具有一个或多个卤素原子的直链，支链或环状烷基取代基， 更多杂原子，羰基，乙烯基或乙炔基。 有机电致发光元件含有式（5）所示的金属化合物。

    3차원 반도체 메모리 장치 및 그 제조 방법
    14.
    发明授权
    3차원 반도체 메모리 장치 및 그 제조 방법 有权
    3三维半导体存储器件及其制造方法

    公开(公告)号：KR101698193B1

    公开(公告)日：2017-01-19

    申请号：KR1020090087063

    申请日：2009-09-15

    Applicant: 삼성전자주식회사

    Inventor： 심선일 ,  장재훈 ,  김한수 ,  황성민 ,  조원석 ,  임진수

    IPC: H01L27/10 ,  H01L21/82

    CPC classification number: H01L29/7926 ,  H01L27/11556 ,  H01L27/11582

    Abstract: 3차원반도체메모리장치및 그제조방법이제공된다. 이장치는적층된도전패턴들, 도전패턴들을관통하는활성패턴및 도전패턴들과활성패턴사이에개재되는정보저장막을포함하는적어도하나의메모리구조체를포함하고, 활성패턴은적층된하부및 상부관통홀들을각각채우는하부및 상부반도체패턴들을포함할수 있다. 하나의메모리구조체를구성하는정보저장막은같은공정단계를이용하여실질적으로동시에형성되고, 하나의메모리구조체를구성하는하부및 상부관통홀들은서로다른공정단계들을이용하여순차적으로형성될수 있다.

    Abstract translation: 一种形成半导体存储器件的方法包括在衬底上堆叠多个交替的第一绝缘层和第一牺牲层以形成第一多层结构，通过第一多层结构形成第一孔，在第一孔中形成第一半导体图案 在所述第一多层结构上堆叠多个交替的第二绝缘层和第二牺牲层以形成第二多层结构，通过所述第二多层结构形成与所述第一孔对准的第二孔，在所述第二多层结构中形成第二半导体图案 形成沟槽，以在第一和第二半导体图案的一侧露出第一绝缘层和第二绝缘层的侧壁，去除第一和第二牺牲层的至少一部分以形成多个凹陷区域，形成信息存储器 层，并且形成导电体 每个凹陷区域内的图案。

    수직형 반도체 소자의 제조 방법
    15.
    发明授权
    수직형 반도체 소자의 제조 방법 有权
    制造垂直型半导体器件的方法

    公开(公告)号：KR101660262B1

    公开(公告)日：2016-09-27

    申请号：KR1020100087327

    申请日：2010-09-07

    Applicant: 삼성전자주식회사

    Inventor： 유병관 ,  설광수 ,  박영우 ,  임진수

    IPC: H01L21/8247 ,  H01L27/115

    CPC classification number: H01L21/28282 ,  H01L21/02104 ,  H01L27/11582 ,  H01L29/7926

    Abstract: 수직형반도체소자의제조방법으로, 기판상에희생막및 층간절연막이반복적층되고기판을노출하는개구부들이생성된몰드막패턴을형성한다. 상기개구부들측벽에노출된희생막을산화시켜블록킹유전막을형성한다. 상기개구부내측벽의블록킹유전막및 층간절연막표면상에전하저장막, 터널절연막및 반도체패턴을순차적으로형성한다. 상기층간절연막패턴들의사이에그루부들이생성되도록상기희생막패턴들을제거한다. 또한, 상기그루부내부에각각콘트롤게이트전극을형성한다. 상기수직형반도체소자는고집적도를갖는다.

    수직형 반도체 소자
    16.
    发明公开
    수직형 반도체 소자 审中-实审
    垂直型半导体器件

    公开(公告)号：KR1020140010830A

    公开(公告)日：2014-01-27

    申请号：KR1020120077939

    申请日：2012-07-17

    Applicant: 삼성전자주식회사

    Inventor： 이재구 ,  임진수

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: G11C5/063 ,  G11C8/14 ,  H01L21/486 ,  H01L21/76816 ,  H01L23/485 ,  H01L23/5226 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L21/48 ,  H01L21/76897 ,  H01L2924/00

    Abstract: A vertical semiconductor device according to the present invention comprises: a pillar structure which vertically protrudes from a substrate of a cell array region; word lines which surround the pillar structure and are extended; word line contacts which separately come into contact with each pad which is the edge of each word line layer; an interlayer insulating layer pattern which is located on a substrate of a peri-circuit region placed at the edge of the cell array region and whose top is lower than the pillar structure; a first contact plug which penetrates the interlayer insulating pattern and comes into contact with the substrate surface of the peri-circuit region; and a second contact plug which comes into contact with the top of the first contact plug and whose top has the same height as the top of the word line contacts. The first and second contact plugs have a layered contact structure in the peri-circuit region, as a result, detects in the vertical-type device can be reduced.

    Abstract translation: 根据本发明的垂直半导体器件包括：从单元阵列区域的基板垂直突出的柱结构; 围绕柱结构并延伸的字线; 字线触点分别与作为每个字线层的边缘的每个焊盘接触; 层间绝缘层图案，其位于设置在电池阵列区域的边缘并且其顶部低于柱状结构的周边电路区域的基板上; 穿过层间绝缘图案并与周边区域的基板表面接触的第一接触插塞; 以及与第一接触插塞的顶部接触并且其顶部具有与字线接触的顶部相同的高度的第二接触插塞。 第一和第二接触插塞在周围区域具有分层接触结构，结果可以减少在垂直型装置中的检测。

    3차원 반도체 기억 소자 및 그 제조 방법
    17.
    发明公开
    3차원 반도체 기억 소자 및 그 제조 방법 审中-实审
    三维半导体存储器件及其制造方法

    公开(公告)号：KR1020120121714A

    公开(公告)日：2012-11-06

    申请号：KR1020110039683

    申请日：2011-04-27

    Applicant: 삼성전자주식회사

    Inventor： 임진수 ,  우라자에브블라디미르 ,  정진하 ,  김한수 ,  이혜연

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/0688 ,  H01L27/11582 ,  H01L29/7926 ,  H01L21/28282 ,  H01L21/823487 ,  H01L27/11578

    Abstract: PURPOSE: A three-dimensional semiconductor memory device and a manufacturing method thereof are provided to minimize inclination of a laminate structure by supporting a sidewall of the laminate structure with a vertical active pattern. CONSTITUTION: Electrode patterns and insulating patterns are repetitively laminated on a substrate(100). An electrode structure(130) includes the electrode patterns and the insulating patterns. A vertical active pattern(125) is arranged within a vertical groove. The vertical groove is defined in one sidewall of an electrode structure. An information storage film is interposed between the sidewall of the vertical active pattern and each electrode pattern.

    Abstract translation: 目的：提供三维半导体存储器件及其制造方法，以通过以垂直有源图案支撑层叠结构的侧壁来最小化层压结构的倾斜度。 构成：将电极图案和绝缘图案重复层叠在基板（100）上。 电极结构（130）包括电极图案和绝缘图案。 垂直活动图案（125）布置在垂直凹槽内。 垂直槽限定在电极结构的一个侧壁中。 在垂直有源图案的侧壁和每个电极图案之间插入信息存储膜。

    수직 구조의 비휘발성 메모리 소자
    18.
    发明公开
    수직 구조의 비휘발성 메모리 소자 有权
    垂直结构非易失性存储器件

    公开(公告)号：KR1020110132817A

    公开(公告)日：2011-12-09

    申请号：KR1020100052366

    申请日：2010-06-03

    Applicant: 삼성전자주식회사

    Inventor： 최병인 ,  장성일 ,  강창석 ,  임진수

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L29/66666 ,  G11C16/0466 ,  G11C16/0483 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7827 ,  H01L29/7889 ,  H01L29/7926 ,  H01L21/823487

    Abstract: PURPOSE: A non-volatile memory device of a vertical structure is provided to control the formation of a void by controlling gate length and separation width of transistors and to prevent the switching property degradation of threshold voltage. CONSTITUTION: A channel layer(140) is extended to a direction which is vertical to a substrate(100). A memory cell string comprises a transistor(170). The transistors are perpendicularly arranged to the substrate according to the sidewall of the channel layer. The memory cell string comprises gates(150) which are separated by a first interlayer insulating film. At least one among the transistors comprises a protrusion part which is formed between the gate and the channel layer. The gate has a recessed structure by the protrusion part. A second interlayer insulating film is included between the gate and the channel layer.

    Abstract translation: 目的：提供垂直结构的非易失性存储器件，以通过控制晶体管的栅极长度和分离宽度来控制空穴的形成，并防止阈值电压的开关特性劣化。 构成：沟道层（140）延伸到垂直于衬底（100）的方向。 存储单元串包括晶体管（170）。 晶体管根据沟道层的侧壁垂直地布置到衬底上。 存储单元串包括被第一层间绝缘膜隔开的栅极（150）。 晶体管中的至少一个包括形成在栅极和沟道层之间的突起部分。 门通过突出部分具有凹陷结构。 第二层间绝缘膜包括在栅极和沟道层之间。

    3차원 반도체 메모리 장치 및 그 제조 방법
    19.
    发明授权
    3차원 반도체 메모리 장치 및 그 제조 방법 有权

    公开(公告)号：KR101774506B1

    公开(公告)日：2017-09-05

    申请号：KR1020100098962

    申请日：2010-10-11

    Applicant: 삼성전자주식회사

    Inventor： 윤종인 ,  임진수 ,  김한수 ,  장성환 ,  박영우 ,  손병근

    IPC: H01L27/115 ,  H01L21/8247

    Abstract: 3차원반도체메모리장치및 그제조방법이제공된다. 3차원반도체메모리장치는차례로적층된전극들을포함하면서기판상에배치되는전극구조체, 전극구조체를관통하는반도체패턴들, 수평적으로연장되어복수의반도체패턴들을가로지르는제 1 패턴및 수직적으로연장되어복수의전극들을가로지르는제 2 패턴을구비하면서, 반도체패턴들과전극구조체의사이에개재되는메모리요소들및 전극들중 최하층의전극아래에서기판과접하며, 수직적으로연장된제 2 패턴에의해커버되는일측벽을갖는하부절연막을포함하되, 기판의상면과최하층의전극의바닥면사이의거리는, 최하층전극의일측벽과반도체패턴의일측벽간의거리보다클 수있다.

Patent Agency Ranking