公开(公告)号：KR1020030077186A

公开(公告)日：2003-10-01

申请号：KR1020020016134

申请日：2002-03-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  오재근 ,  이유상 ,  전병철 ,  이승철

IPC: H01L29/74

Abstract: PURPOSE: A MOS(Metal-Oxide-Semiconductor) controlled thyristor is provided to be capable of increasing the maximum controllable current of the MOS controlled thyristor and restraining the snap-back phenomenon of the MOS controlled thyristor by using a trench gate structure. CONSTITUTION: A MOS controlled thyristor is provided with a trench gate(203) for simultaneously forming a finger gate and a main gate by etching a plurality of trenches to the vertical direction of the trench gate before forming the trench gate and a P-type base(201) self-aligned by using the trench gate as a mask. At this time, the channel width of the main gate is increased through the trench gate. Preferably, a plurality of trenches are formed at the trench gate.

Abstract translation: 目的：提供MOS（金属氧化物半导体）控制晶闸管，以便能够增加MOS控制晶闸管的最大可控电流，并通过使用沟槽栅极结构来抑制MOS控制晶闸管的快速反应现象。 构成：MOS控制晶闸管设置有沟槽栅极（203），用于在形成沟槽栅极之前通过在沟槽栅极的垂直方向上蚀刻多个沟槽同时形成指状栅极和主栅极，并且P型基极 （201）通过使用沟槽栅作为掩模进行自对准。 此时，主栅极的沟道宽度通过沟槽栅极增加。 优选地，在沟槽栅极处形成多个沟槽。

公开(公告)号：KR100520430B1

公开(公告)日：2005-10-11

申请号：KR1020030085035

申请日：2003-11-27

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  오재근 ,  이승철

IPC: H01L29/73

Abstract: 본 발명은 전극이 칩 전면에 위치하는 수평형 절연게이트 바이폴라 트랜지스터에 관한 것이다.
본 발명의 수평형 절연게이트 바이폴라 트랜지스터는 소스 영역 내에 트렌치를 형성하여 소스 영역이 부분적으로 중단되도록 함으로써 소스 영역을 감싸고 있는 베이스 영역의 저항을 부분적으로 낮추어 주어 기생 사이리스트의 래치-업을 낮추도록 한다. 또한, 게이트 전극을 트렌치 내에 연장되도록 형성함으로써 유효 채널 폭을 증가시켜 순방향 전압 강하의 증가 없이 기생 사이리스터 래치-업을 억제 할 수 있도록 한다.