公开(公告)号：KR1020010010343A

公开(公告)日：2001-02-05

申请号：KR1019990029163

申请日：1999-07-19

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  강성원 ,  오응기 ,  이재진

IPC: H03G3/30

Abstract: PURPOSE: A gain controlled amplifier is provided to make a control width be wider and to prevent a degradation of a power characteristics using a two-stage active feedback circuit that uses a drain common field effect transistor. CONSTITUTION: An amplifier part(220) has the first input terminal(201) that inputs an exterior signal, the first to third capacitor(202,204,205) and the first and second field effect transistor(203,206). The amplifier part(220) amplifies and outputs the input signal with two-stage. A feedback part(230) has an output terminal to which the amplified signal is output and the second input terminal(209) which a bias is inputted to. The feedback part(230) has the forth and fifth capacitor(208,213) and the third field effect transistor(210) having a source and drain connected to a load(211,212). The feedback part(230) feedbacks a part of the signal output to the output terminal(207) to the amplifier part(220) when the high bias is inputted through the second input terminal(209).

Abstract translation: 目的：提供增益控制放大器，以使控制宽度更宽，并且可以使用使用漏极公共场效应晶体管的两级有源反馈电路来防止功率特性的劣化。 构成：放大器部分（220）具有输入外部信号的第一输入端（201），第一至第三电容（202,204,205）和第一和第二场效应晶体管（203,206）。 放大器部分（220）放大并输出具有两级的输入信号。 反馈部分（230）具有输出放大信号的输出端子和输入偏置的第二输入端子（209）。 反馈部分（230）具有第四和第五电容器（208,213），并且第三场效应晶体管（210）具有连接到负载（211,212）的源极和漏极。 当通过第二输入端子（209）输入高偏压时，反馈部分（230）将输出到输出端子（207）的信号的一部分反馈到放大器部分（220）。

公开(公告)号：KR100270581B1

公开(公告)日：2000-11-01

申请号：KR1019970066546

申请日：1997-12-06

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  편광의 ,  이창석 ,  이재진

IPC: H01L29/70

CPC classification number: G05F3/247 ,  G05F3/245

Abstract: PURPOSE: A bias stabilizing circuit is provided to be capable of minimizing the current variations of amplification transistors caused by variations of device parameters which occur during the manufacturing of high-frequency integrated circuits, and caused by variations of supply voltage and temperature. CONSTITUTION: The bias stabilization circuit according to the present invention has an enhancement type reference voltage generation transistor(441) for generating a reference voltage having an amplification transistor(401), a constant current source to flow a constant current via the transistor(441) and a level shift and feedback circuit to shift voltage level of the constant current source and supply to gates of the transistors(441,401). That is, the constant current source is connected between the supply voltage Vcc and a first connection node K1, in which the constant current source has a depletion type transistor(443) and a resistor(442) connected in series thereto and the gate of the depletion type transistor(443) is connected to a node. The drain and source of the transistor(441) are connected between the first connection node and a ground. A level shift and feedback circuit is connected between a power supply and the ground and has a common drain transistor(444), resistors(445,446) which are connected to each other in series. A resistor(411) is connected between a second connection node, which is a connection node of the resistors(445,446), and the gate of the amplification transistor(401), wherein the second connection node is connected to a gate of the transistor(441). Also, the gate of the common drain transistor(444) is connected to the first connection node while a gate of the transistor(441) is connected to the second connection node.

Abstract translation: 目的：提供一种偏置稳定电路，以便能够最小化由高频集成电路制造过程中发生的器件参数的变化引起的放大晶体管的电流变化，并由电源电压和温度的变化引起。 构成：根据本发明的偏置稳定电路具有用于产生具有放大晶体管（401）的参考电压的增强型参考电压产生晶体管（441），经由晶体管（441）流过恒定电流的恒流源， 以及电平移位和反馈电路，以将恒定电流源的电压电平转换并提供给晶体管的栅极（441,401）。 也就是说，恒流源连接在电源电压Vcc和第一连接节点K1之间，其中恒流源具有耗尽型晶体管（443）和与串联连接的电阻（442）和第 耗尽型晶体管（443）连接到节点。 晶体管（441）的漏极和源极连接在第一连接节点和地之间。 电平移位和反馈电路连接在电源和地之间，并具有共同的漏极晶体管（444），彼此串联连接的电阻（445,446）。 电阻器（411）连接在作为电阻器（445,446）的连接节点的第二连接节点和放大晶体管（401）的栅极之间，其中第二连接节点连接到晶体管的栅极（ 441）。 此外，公共漏极晶体管（444）的栅极连接到第一连接节点，而晶体管（441）的栅极连接到第二连接节点。

公开(公告)号：KR1020000033136A

公开(公告)日：2000-06-15

申请号：KR1019980049841

申请日：1998-11-19

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  강성원 ,  오응기 ,  이재진

IPC: H03D3/00

Abstract: PURPOSE: A single-balance active mixer os provided to decrease a power consumption and the area of chip by excepting the balun(balance/unbalance) circuit. CONSTITUTION: A single-balance active mixer comprises the parts of: a high-frequency single input terminal(201); an oscillating signal input terminal(205); output terminal(209) outputting intermediated frequency answered to the oscillating signal; a first and a second transistor in which gate stage is connect with high-frequency signal input terminal(201); a third transistor in which channel is connected between the output terminal and the oscillating signal input terminal; a fourth transistor in which channel is connected between the oscillating signal input terminal and the high frequency signal input terminal.

Abstract translation: 目的：提供单平衡有源混频器，以减少平衡/不平衡（平衡/不平衡）电路之外的功耗和芯片面积。 构成：单平衡有源混频器包括以下部分：高频单输入端（201）; 振荡信号输入端（205）; 输出终端（209），输出响应于振荡信号的中间频率; 第一和第二晶体管，其中栅极级与高频信号输入端（201）连接; 第三晶体管，其中通道连接在输出端和振荡信号输入端之间; 第四晶体管，其中通道连接在振荡信号输入端和高频信号输入端之间。

公开(公告)号：KR1019990050388A

公开(公告)日：1999-07-05

申请号：KR1019970069507

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이재진 ,  김민건 ,  편광의

IPC: H01L21/20

Abstract: 본 발명은 화합물 반도체로 MMIC(Microwave Monolithic Integrated Circuit)의 기판을 에피택셜 성장방법으로 형성함에 있어서, MMIC에서 요구하는 능동소자 구조의 에피택셜 기판을 제작한 후, 연속적으로 MMIC 수동소자를 제작하는데 필요한 금속층과 유전층을 형성하여 MMIC의 특성을 향상시킬 수 있는 단일 칩 MMIC용 에피택셜 기판 구조를 제공한다. 본 발명의 기판 구조는, 기판 위에서부터 1 마이크로미터 정도 두께의 완충층, 3000Å 두께의 활성층, 500Å 두께의 캡층을 차례로 형성하고, MMIC 수동소자 제작에 필요한 캐패시터(capacitor), 저항(resistor), 인덕터(inductor) 등에 요구되는 금속층 및 유전층을 연속적으로 성장실에서 증착한다. 본 발명의 기판 구조에 의하면, 에피택셜 기판과 금속과의 계면에 산화막이 형성되는 것을 방지하고, 에피택셜 방법에 따라 격자를 일치시키면서 결정 금속까지 제작함으로써 금속의 전기적 성질을 향상시킬 수 있을 뿐만아니라 계면의 전기적 성질도 향상시킬 수 있다.

公开(公告)号：KR1019990050387A

公开(公告)日：1999-07-05

申请号：KR1019970069506

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이재진 ,  김민건 ,  편광의

IPC: H01L21/027

Abstract: 화합물 반도체 소자 또는 단일칩 마이크로웨이브 집적회로를 제작할 때 이용되는 에피택셜 기판 구조가 개시된다. 본 발명은 기판 위에 제일 먼저 질화 알루미늄을 수천 옹스트롱에서 1마이크로 미터 두께까지 성장한 후, 원하는 에피택셜 층을 성장한 것으로 삽입 된 질화알루미늄 층은 소자 동작시 방열 판의 역할을 하도록 하여 소자가 안정적으로 동작하게 함은 물론 제조 공정을 줄여서 생산 원가를 낮추는 효과를 보는 데 있다.

公开(公告)号：KR1019990047967A

公开(公告)日：1999-07-05

申请号：KR1019970066546

申请日：1997-12-06

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  편광의 ,  이창석 ,  이재진

IPC: H01L29/70

Abstract: 본 발명은 바이어스 안정화 회로에 관한 것으로, 특히 전계 효과 트랜지스터를 이용한 고주파 집적회로의 제작에 있어서 제작 공정 중에 발생하는 소자 변수의 변동, 전원 전압 및 온도 변화에 따른 증폭용 트랜지스터의 전류 변동을 최소화 하기 위한 바이어스 안정화 회로에 관한 것이다.
종래의 전류 복재형 바이어스 회로에서는 게이트 바이어스 전압 발생용 기준 트랜지스터의 드레인-소오스 전압이 드레인 포화 전압 이하의 낮은 전압에서 동작하는 반면, 증폭용 트랜지스터의 드레인-소오스 전압은 드레인 포화 전압 이상의 높은 전압에서 동작하는 구조로 되어 있어 증폭용 트랜지스터의 전류를 조절하는데 어려움이 있다.
본 발명에서는 기준 전압 발생용 트랜지스터의 드레인 단자와 게이트 단자 사이에 레벨 이동 회로를 구성함으로써 위와 같은 문제점을 해결하였고, 공핍형 트랜지스터와 직렬 궤환 저항을 사용한 정 전류원을 기준 전류로 사용함으로써 소자 변수의 변동은 물론이고 온도 및 전원 전압의 변동에도 안정적이도록 회로를 구성하였다.

公开(公告)号：KR1019990042381A

公开(公告)日：1999-06-15

申请号：KR1019970063184

申请日：1997-11-26

Applicant: 한국전자통신연구원

Inventor： 이창석 ,  이재진 ,  김민건 ,  편광의

IPC: H03G3/00

Abstract: 본 발명은 신호의 특성을 최대한 증폭하기 위한 고증폭 이득 저잡음 능동 발룬 회로를 제공하고자 하는 것으로, 이를 위해 본 발명은 하나의 입력신호에 응답하여 서로 위상이 반대인 제1 및 제2 출력신호를 출력하는 능동 발룬 회로에 있어서, 상기 입력신호를 게이트로 입력받는 소스 접지형 제1트랜지스터를 포함하여 상기 제1출력신호를 출력하는 제1캐스코드 증폭부; 및 상기 제1트랜지스터의 드레인단에 게이트가 연결되고 소스가 접지된 제2트랜지스터를 포함하여 상기 제2출력신호를 출력하는 제2캐스코드 증폭부를 포함하여 이루어진다.

公开(公告)号：KR1019990042066A

公开(公告)日：1999-06-15

申请号：KR1019970062769

申请日：1997-11-25

Applicant: 한국전자통신연구원

Inventor： 이창석 ,  이재진 ,  김민건 ,  편광의

IPC: H03F3/00

Abstract: 본 발명은 가변이득 증폭기에 관한 것으로서, 특히 능동궤환과 가변저항을 이용한 가변이득 증폭기에 관한 것이다. 그 목적은 크기가 다른 입력신호를 받아들여 이를 그 크기에 따라 증폭하여 일정한 크기의 출력신호를 내보내는 역할을 하는 가변이득 증폭기에서 이득을 조절하는 경우에 생기는 이득과 전력특성의 저하를 최소화하는 가변이득 증폭기를 제공하는 데에 있다. 그 특징은 증폭수단 및 상기 증폭수단의 출력을 상기 증폭수단의 입력에 부궤환시키는 능동궤환수단으로 구성된 가변이득 증폭기에 있어서, 상기 능동궤환수단의 궤환량을 조절하여 그 조절된 궤환신호를 상기 증폭기에 입력하는 궤환량 조절수단을 더 포함하는 데에 있다. 이는 종래의 회로에 비하여 이득특성과 이득조절의 폭이 현저히 크며 전력특성의 저하도 거의 없다는 데에 그 효과가 있다.

公开(公告)号：KR100170488B1

公开(公告)日：1999-02-01

申请号：KR1019950049251

申请日：1995-12-13

Applicant: 한국전자통신연구원

Inventor： 이창석 ,  김민건 ,  이종람 ,  편광의 ,  박형무

IPC: H01L29/772

Abstract: 본 발명은 갈륨비소 전계효과 트랜지스터의 고주파 잡음모델링 방법에 관한 것으로서, 종래 저잡음 회로, 설계에 있어서 사용하고자 하는 소자의 게이트 폭에 대하여 사용되는 전류의 크기에 따라 주파수별로 잡음특성이 주어져야만 설계가 가능하였던 문제점을 해결하기 위해 각 잡음원의 크기를 드레인 전류변화에 대해 4개의 파라미터로 진성저항의 잡음온도와 출력단 등가 잡음 콘덕턴스를 기술함으로써 GaAs MESFET에 대하여 네개의 파라미터만 주어지면 설계가 가능하므로 회로 설계의 편이성을 가질 수 있는 것이다.

公开(公告)号：KR100150571B1

公开(公告)日：1998-12-15

申请号：KR1019950050527

申请日：1995-12-15

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  이창석 ,  이종람 ,  편광의

IPC: H03K17/00

Abstract: 본 발명은 N형 트랜지스터만으로 의사적인 푸쉬풀 형태의 구동회로를 구현함으로써 종래의 DCFL 구동회로에 비해 적은 DC 전력이 소모될 수 있도록 한 갈륨비소 전계효과 트랜지스터를 이용한 디지털 IC에서의 구동회로에 관한 것으로, 자신의 드레인단이 전원전압에 연결된 DFET와, 상기 DEFT의 게이트단과 소오스단이 자신의 드레인단에 연결되고, 입력신호가 게이트단에 입력되는 EFET와, 상기 EFET의 드레인단에 연결되어 상기 DEFT와 EFET의 동작에 따라 전하를 축적 및 방출하는 커패시티브 부하로 구성된 DCFL 구동회로에 있어서, 상기 DFET 게이트단이 그 자신의 드레인단에 연결되고, 상기 EFET의 게이트단이 그 자신의 게이트단에 연결되며, 그 자신의 소오스단이 접지단에 연결되는 EFET와; 상기 DEFT의 게이트단과 소오스단 사이에 삽입되는 저항을 포함하여 구성된다.