-
公开(公告)号：KR100319743B1
公开(公告)日：2002-05-09
申请号：KR1019980050417
申请日：1998-11-24
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: 본 발명은 금속 배선과 기판 사이의 상호 간섭작용을 최소화함으로써 배선을 통해 보다 안정적으로 신호를 전달시킬 수 있고, 인덕터를 이루는 금속 배선과 기판 사이의 기생 캐패시턴스를 감소시키며 기판에서의 자장 간섭작용을 억제시켜 인덕터의 성능을 향상시킬 수 있는 집적형 인덕터 및 그 제조 방법에 관한 것으로, 기판을 선택적으로 식각하여 상기 기판 내에 다수의 트렌치를 형성하는 제1 단계, 상기 각 트렌치 측벽 및 바닥의 상기 기판에 불순물을 주입하는 제2 단계, 산화공정을 실시하여 상기 각 트렌치 측벽 및 바닥의 상기 기판을 산화시켜 산화막을 형성함과 동시에, 상기 제2 단계에서 주입된 불순물을 확산시켜 상기 다수 트렌치 주변의 상기 기판 내부 및 표면에 불순물 도핑층을 형성하는 제3 단계, 상기 제3 단계가 완료된 전체 구조 � ��에 제1유전체막을 형성하여 상기 트렌치의 입구를 메움으로써 상기 트렌치 내에 공기층을 형성하는 제4 단계, 상기 제1유전체막상에 제 1 금속배선을 형성하는 제5 단계, 상기 제 1 금속배선상에 제2유전체막을 형성하고, 상기 제2유전체막을 선택적으로 식각하여 상기 제1금속배선을 노출시키는 비아홀을 형성하는 제6 단계, 및 상기 비아홀을 통해 상기 제1금속배선에 연결되는 제2금속배선을 형성하는 제7 단계를 포함한다.
-
公开(公告)号：KR100304360B1
公开(公告)日：2001-11-02
申请号：KR1019980050413
申请日：1998-11-24
Applicant: 한국전자통신연구원
IPC: H01L23/48
Abstract: 본 발명은 금속 배선과 기판 사이의 상호 간섭작용을 최소화함으로써 배선을 통해 보다 안정적으로 신호를 전달할 수 있고, 인덕터를 이루는 금속 배선과 기판 사이의 기생 캐패시턴스를 감소시켜 인덕터의 성능을 향상시킬 수 있는, 공기가 채워진 트렌치를 갖는 집적소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 집적소자는 기판, 기판 내에 형성된 트렌치 및 트렌치 주변의 기판 및 트렌치의 입구를 덮는 유전체막, 상기 트렌치 및 유전체막 사이에 형성된 공기층을 포함하는데 그 특징이 있다. 또한, 본 발명에 따른 집적소자 제조 방법은 기판을 선택적으로 식각하여 상기 기판 내에 다수의 트렌치를 형성하고, 전체 구조 상에 유전체막을 형성하여 상기 트렌치 입구를 메움으로써 트렌치 내에 공기층을 형성하는 과정을 포함하는데 그 특징이 있다.
-
公开(公告)号：KR1020010058229A
公开(公告)日：2001-07-05
申请号：KR1019990062445
申请日：1999-12-27
Applicant: 한국전자통신연구원
IPC: H03G3/00
Abstract: PURPOSE: An auto gain control circuit of variable gain amplifier is provided to supply control voltage of automatic gain control circuit by using gate-source voltage drop of MOS transistor. CONSTITUTION: A fixed resistor and a variable resistor are equipped in an automatic gain control circuit of variable gain amplifier. The variable resistor is constituted with connecting a plurality of MOS transistor which is operated in linear region in parallel. A dynamic range(D) can be changed to linear decibel(dB) according to control voltage(Vc). The variable resistor(r) is installed to supply the control voltage(Vc) of a little value separately in turn after connecting a plurality of MOS transistor in linear region in parallel. The control voltage(Vc) which is input to each gate of each MOS transistor is made for enough voltage drop to gate-source voltage of previous MOS transistor, and is input to gate of appropriate MOS transistor. In other words, the control voltage to be small enough to previous gate-source voltage is input in turn to gate of each MOS transistor which is connected in parallel.
Abstract translation: 目的：提供可变增益放大器的自动增益控制电路，通过MOS晶体管的栅源电压降来提供自动增益控制电路的控制电压。 构成：可变增益放大器的自动增益控制电路配有固定电阻和可变电阻。 可变电阻器通过连接在线性区域中并联操作的多个MOS晶体管构成。 根据控制电压（Vc），动态范围（D）可以改变为线性分贝（dB）。 安装可变电阻器（r）以在并联连接多个MOS晶体管之后依次分别提供一些值的控制电压（Vc）。 输入到每个MOS晶体管的每个栅极的控制电压（Vc）用于足够的电压降到先前MOS晶体管的栅极 - 源极电压，并被输入到适当的MOS晶体管的栅极。 换句话说，足够小到先前栅极 - 源极电压的控制电压依次输入到并联连接的每个MOS晶体管的栅极。
-
公开(公告)号：KR1020010010638A
公开(公告)日：2001-02-15
申请号：KR1019990029627
申请日：1999-07-21
Applicant: 한국전자통신연구원
IPC: H03F1/32
Abstract: PURPOSE: A differential amplifier circuit for RF signals for improvement of linearity of small signals is provided to improves linearity of the third-order intermodulation signal by using characteristic of an FET. CONSTITUTION: A differential amplifier circuit for RF signals for improvement of linearity of small signals includes a differential amplifier(10) for differential-amplifying an input signal at a normal operation point with an external DC gate voltage, a differential amplifier(20) for generating the third-order intermodulation signal, which non-linearly differential-amplifies the input signal with an external DC gate voltage to generate the third-order intermodulation signal, and an insulator(30) for differently applying the DC gate voltages supplied to the two differential amplifiers for insulation from a DC power supply.
Abstract translation: 目的：提供用于改善小信号线性度的RF信号的差分放大器电路，通过使用FET的特性来提高三阶互调信号的线性度。 构成：用于改善小信号的线性度的RF信号的差分放大器电路包括：差分放大器（10），用于利用外部DC栅极电压在正常工作点差分放大输入信号;差分放大器（20），用于产生 三阶互调信号，其以外部DC栅极电压对输入信号进行非线性差分放大以产生三阶互调信号;以及绝缘体（30），用于不同地施加提供给两个差分的DC栅极电压 用于直流电源绝缘的放大器。
-
公开(公告)号：KR100260815B1
公开(公告)日：2000-07-01
申请号：KR1019980012314
申请日：1998-04-07
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: PURPOSE: A small signal linearity apparatus is provided so that small signal linearity can be improved by generating a non-linear signal having an opposite phase to a non-linear element of a small amplified signal to remove the non-linear element of the small signal. CONSTITUTION: The first and second serial signal intercepting units(610,620) are connected to an input terminal. An amplifying unit(630) has its input terminal connected to the first serial signal intercepting unit(610). The first input signal leakage preventing unit(640) has one side terminal applied with a serial bias, and has the other side terminal connected to the input terminal of the amplifying unit(630). A non-linear signal offset unit(650) is connected in parallel to the amplifying unit(630), and has its input terminal connected to the second serial signal intercepting unit(620). The second input signal leakage preventing unit(660) has one side terminal applied with the serial bias, and has the other side terminal connected to the input terminal of the non-linear signal offset unit(650). A load(670) is connected between a power supply source and an output terminal. Here, the serial bias lower than a threshold voltage is applied to control an operation point lower than the threshold voltage, thereby generating the non-linear signal having an opposite phase to the non-linear element of the small amplified signal. Accordingly, linearity of the small signal can be improved.
Abstract translation: 目的：提供一种小信号线性设备，以便通过产生与小放大信号的非线性元件具有相反相位的非线性信号来改善小信号线性度，以去除小信号的非线性元件 。 构成：第一和第二串行信号截取单元（610,620）连接到输入端。 放大单元（630）的输入端连接到第一串行信号截取单元（610）。 第一输入信号泄漏防止单元（640）具有施加串行偏置的一侧端子，并且另一侧端子连接到放大单元（630）的输入端子。 非线性信号偏移单元（650）与放大单元（630）并联连接，并且其输入端连接到第二串行信号截取单元（620）。 第二输入信号泄漏防止单元（660）具有施加串行偏置的一个侧端子，并且另一侧端子连接到非线性信号偏移单元（650）的输入端子。 负载（670）连接在电源和输出端子之间。 这里，施加低于阈值电压的串行偏置来控制低于阈值电压的工作点，从而产生与小放大信号的非线性元件具有相反相位的非线性信号。 因此，可以提高小信号的线性度。
-
Patent Agency Ranking
公开(公告)号：KR1020000033521A
公开(公告)日：2000-06-15
申请号：KR1019980050417
申请日：1998-11-24
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: PURPOSE: An integrated elements with minimized parasitic capacitance and interference of magnetic field and a method for manufacturing the same is provided to transfer signals through a wiring safely by minimizing the capacitive coupling. CONSTITUTION: A method for manufacturing the integrated elements includes first thru forth steps. In the first step, a plurality of trenches are formed on the board(10a, 10b). In the second step, impurities are injected on the trench wall. In the third step, an oxidation layer(11) is formed by oxidizing the surface of the board(10a, 10b), and an impurity doping layer is formed around the board. In the forth step, a dielectric layer(19) is formed on the structure and the hole of the trench is filled.
Abstract translation: 目的：提供最小的寄生电容和磁场干扰的集成元件及其制造方法，通过最小化电容耦合来安全地传输信号通过布线。 构成：用于制造集成元件的方法包括第一步骤。 在第一步骤中，在板（10a，10b）上形成多个沟槽。 在第二步中，将杂质注入到沟槽壁上。 在第三步骤中，通过氧化板（10a，10b）的表面形成氧化层（11），并且在板周围形成杂质掺杂层。 在第四步骤中，在结构上形成电介质层（19），填充沟槽的孔。
-
公开(公告)号：KR100238441B1
公开(公告)日：2000-01-15
申请号：KR1019970055644
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: 본 발명은 공통 소스 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다. 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소� �� 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진다.
-
公开(公告)号：KR1019990085977A
公开(公告)日：1999-12-15
申请号：KR1019980018711
申请日：1998-05-23
Applicant: 한국전자통신연구원
IPC: H04B1/62
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 소신호 선형화 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 증폭된 소신호의 비선형 성분과 반대 위상을 갖는 비선형신호를 발생시켜, 증폭된 소신호의 비선형 성분을 제거하므로써, 소신호의 선형성을 향상시킬 수 있는 소신호 선형화 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은, 외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 비선형신호를 출력하는 적어도 하나의 비선형신호 발생수단; 상기 적어도 하나의 비선형신호 발생수단으로부터 전달된 비선형신호를 궤환하기 위한 궤환수단; 및 외부로부터 문턱전압 보다 큰 제 2 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단으로 출력하고, 상기 궤환수단을 통해 궤환된 비선형신호를 위상이 반전된 상태로 증폭하여 상기 출력단으로 출력하여, 상기 출력단에서 비선형신호가 상쇄되도록 하는 증폭수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 단말기 등에 송수신되는 소신호의 선형성을 향상시키는데 이용됨.-
公开(公告)号：KR1019990079632A
公开(公告)日：1999-11-05
申请号：KR1019980012314
申请日：1998-04-07
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 소신호 선형화 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 증폭된 소신호의 비선형 성분과 반대 위상을 갖는 비신호신호를 발생시켜 증폭된 소신호의 비선형 성분을 제거하므로써, 소신호의 선형성을 향상시킬 수 있는 소신호 선형화 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단을 통해 출력하는 증폭수단; 및 상기 증폭수단과 병렬 연결되고, 외부로부터 문턱전압 보다 낮은 제 2 직류 바이어스를 인가받아 상기 증폭수단으로부터 출력된 증폭신호의 비선형 신호와 반대 위상을 갖는 비선형 신호를 상기 출력단으로 출력하여 두 비선형신호가 서로 상쇄되도록하는 적어도 하나의 비선형신호 상쇄수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 소신호 또는 중간신호의 선형성을 향상시키는 이용됨.-
公开(公告)号：KR1019960027250A
公开(公告)日：1996-07-22
申请号：KR1019940035166
申请日：1994-12-19
Applicant: 한국전자통신연구원
IPC: H03F1/26
Abstract: 커패시터들(101,102)와 인덕터(103)로 이루어지는 입력정합부에, 이에 캐스케이드로 연결된 두개의 MESFET들(104,113)과, 커패시터(117)로 이루어지는 출력정합부를 잦는 저잡음 증폭기에서, 접지를 한개의 노드로 묶고 본딩 와이어 (120)를 이용하여 외부로 연결할 경우 저하되는 안정도를 개선하기 위하여 두개의 MESFET들(104,113) 사이에 커패시터(110)를 병렬로 연결한다.
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.027 seconds)
