公开(公告)号：KR1019980047259A

公开(公告)日：1998-09-15

申请号：KR1019960065735

申请日：1996-12-14

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  송원철 ,  유창식 ,  정기옥 ,  김원찬

IPC: H03L7/08

Abstract: 본 발명은 위상 검출장치에 관한 것으로, 본 발명은 DLL을 사용한 위상 검출기에 있어서, 중간단의 지연신호를 추가하여 4상 상태 천이에 의해 전체 지연시간의 합이 입력 클럭의 정수배가 되는 경우를 구분할 수 있게 함으로써 고조파에 의한 고조파 잠금 현상을 방지할 수 있는 효과가 있다.

公开(公告)号：KR100044364B1

公开(公告)日：1991-09-17

申请号：KR1019880017984

申请日：1988-12-30

Applicant: 한국전자통신연구원

Inventor： 김원찬

IPC: G11C11/40

公开(公告)号：KR1019990050403A

公开(公告)日：1999-07-05

申请号：KR1019970069522

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이종렬 ,  송원철 ,  김경수 ,  정기욱 ,  유창식 ,  김석기 ,  김원찬

IPC: H03B5/02

Abstract: 본 발명은 발진 주파수의 조절범위를 확장할 수 있는 LC 공진형 전압조절 발진기에 관한 것이다. 그 목적은 발진 주파수의 조절범위를 확장할 수 있는 LC 공진형 전압조절 발진기를 제공하는 데에 있다. 그 특징은 자신의 일단이 공급전원에 연결되어 있는 제 1 및 제 2 인덕터와, 자신의 드레인이 그 제 1 인덕터의 타단에 연결되어 있는 제 1 능동소자와, 자신의 드레인이 그 제 2 인덕터의 타단과 그 제 1 능동소자의 게이트에 연결되어 있고, 자신의 게이트가 그 제 1 능동소자의 드레인에 연결되어 있는 제 2 능동소자 및 그 제 1 능동소자와 그 제 2 능동소자 각각의 소스에 자신의 일단이 연결되어 있는 전류전원을 포함하는 LC 공진형 전압조절 발진기에 있어서, 자신의 게이트가 상기 제 1 인덕터의 타단에 연결되어 있고, 자신의 소스와 드레인이 제어전압에 연결되어 있는 제 3 능동소자 및 자신의 게이트가 상기 제 2 인덕터의 타단에 연결되어 있고, 자신의 소스와 드레인이 상기 제어전압에 연결되어 있는 제 4 능동소자를 포함하는 데에 있다. 그 효과는 면적을 줄이고 외부부품의 수를 줄여 가격절감을 이룰 수 있으며, PLL 등에 이용했을 경우 공정변이로 전압조절 발진기의 자체 발진 주파수가 어느 정도 이동하여도 조절할 수 있는 주파수 영역이 넓어 생산성을 높일 수 있다는 데에 그 효과가 있다.

公开(公告)号：KR1019980039916A

公开(公告)日：1998-08-17

申请号：KR1019960059034

申请日：1996-11-28

Applicant: 한국전자통신연구원

Inventor： 송원철 ,  유현규 ,  유창식 ,  정기욱 ,  김원찬

IPC: H03K3/03

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
글리치가 없는 D 플립플롭회로.
2. 발명이 해결하려고 하는 기술적 과제
입력신호의 전환시에도 글리치가 발생하지 않도록 하고자 함.
3. 발명의 해결방법의 요지
입력되는 클럭의 제어를 받아 입력된 데이타 값을 반전시키는 입력데이타 래치수단과, 상기 래치수단의 출력 값과 입력되는 클럭의 제어를 받아 출력 데이타 값을 제어하는 제어 신호를 출력하는 수단, 및 상기 제어신호 출력수단의 제어에 의해 저장된 값을 출력하는 수단을 구비한 D 플립플롭회로에 있어서, 상기 래치수단의 출력값이 하이인 경우에 상기 제어신호 출력수단의 출력값에 영향을 미치지 않도록 채널을 차단하고, 상기 래치수단의 출력 값이 로우이고, 입력된 클럭이 로우이면 상기 제어신호 출력수단의 출력값을 하이로 변환시키기 위한 전압값을 제공하는 수단을 더 포함하여 이루어짐.
4. 발명의 중요한 용도
D 플립플롭회로.

公开(公告)号：KR1019960027315A

公开(公告)日：1996-07-22

申请号：KR1019940036368

申请日：1994-12-23

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 박세훈 ,  채상훈 ,  송원철 ,  이인열 ,  김원찬

IPC: H03K19/00

Abstract: 본 발명은 따른 전류형 차동 논리회로는 전류원, 두개의 NMOS회로 및 부하로 구성된다.
두개의 NMOS회로 중 하나는 일반적인 스태틱 CMOS논리회로의 NMOS부분과 동일하며, 다른 하나는 일반적인 스태틱 CMOS논리회로의 PMOS를 동일한 기능을 갖도록 NMOS로 대치한 것이다.
부하로 저항 혹은 PMOS 등으로 구성되며 논리신호는 차동신호이다.
전류형 차동 논리회로에서 V
DD 전원에서 V
SS 로 전류원에 의한 일정한 전류가 흐르기 때문에 출력단의 상태 변화시 전류 스파이크가 종래의 회로에 비해 매우 개선된다.