가변 진폭 제한 리미터 증폭기
    11.
    发明公开
    가변 진폭 제한 리미터 증폭기 无效
    可变限幅放大器

    公开(公告)号:KR1019960027850A

    公开(公告)日:1996-07-22

    申请号:KR1019940033094

    申请日:1994-12-07

    Abstract: 입력신호의 크기와 무관하게 이미 고정된 임계전압에 의하여 입력신호를 클리핑(clipping)하여 증폭함으로써 진폭에 정보를 담고있는 통신방식의 복조회로로써 활용할 수 없으며 임펄스 형태의 재밍신호를 차단하지 않고 원하는 회망신호와 재밍신호가 동시에 증폭되므로 신호대 간섭비가 작아져서 통신품질을 저하시키는 고정 진폭 제한 리미터 증폭기의 문제점을 개선하여 임펄스성 재밍이 포함된 수신신호로부터 재밍신호를 대부분 차단하고, 희망신호만 자동 이득 증폭기에 의하여 일정한 레벨로 증폭하여 출력시키는 본 발명에 의한 가변 진폭제한 리미터 증폭기에 의하여 통신 품질을 향상시킬 수 있다.

    비터비 복호기의 가지 메트릭 모듈
    12.
    发明公开
    비터비 복호기의 가지 메트릭 모듈 失效
    维特比解码器的分支度量模块

    公开(公告)号:KR1019960027381A

    公开(公告)日:1996-07-22

    申请号:KR1019940036349

    申请日:1994-12-23

    Abstract: 비터비 복호기의 가지 메트릭 모듈에 입력되는 4비트 연성판정된 수신 부호어는 양끝+7(0111)과 -7(1001)부근의 값은 오류가 포함될 확률이 적고, 중앙 +1(0001), 0(0000), -1(1111)부근에 있는 값은 오류가 포함될 확률이 상대적으로 큰 특징을 갖는다.
    본 발명에서는 가지 메트릭의 이러한 특징을 고려하여 오류가 많이 발생할 확률이 큰 중앙부분의 변화가 가지 메트릭에 영향을 주는 효과를 줄이고, 오류가 발생할 확률이 작은 양 끝부분의 변화가 가지 메트릭에 주는 효과도 줄이고, 그 사이 +4(0100)와 -4(0100)근처의 변화를 가지 메트릭에 충실히 반영하는 것이다.
    이렇게 하면 가지 메트릭 값이 갖는 오류의 확률이 낮아져서 비터비 복호기의 성능을 향상시킬 수 있다.
    또한, 최대값 근처의 가지 메트릭 값은 더욱더 큰 값을 갖도록 하고 최소값 부근의 값을 갖는 가지 메트릭 값은 더욱 세분된 값을 갖도록 하고 중간의 애매한 부분에서는 가지 메트릭 값의 변화를 작게 하고 그 나머지 부분에서는 가지 메트릭의 변화를 충실히 반영하여 비터비 복호기의 성능을 향상시킬 수 있다.

    고속화를 위한 연산기의 오버플로우 검출회로

    公开(公告)号:KR100175357B1

    公开(公告)日:1999-04-01

    申请号:KR1019950051477

    申请日:1995-12-18

    Abstract: 본 발명은 고속화를 위한 연산기의 오버플로우 검출회로에 관한 것으로, 연산기와 연산결과에 대한 오버플로우를 보정하는 예외검출기등을 포함하는 오버플로우 검출 및 보정회로에 있어서, 상기 연산기와, 상기 연산기와 병렬로 연결되어 상기 연산기의 입력신호를 직접 입력하여 오버플로우를 검출하여 연산결과의 오버플로우를 보정처리하는 오버플로우 검출기를 포함하여 구성되어 마이크로프로세서나 신호처리프로세서내의 연산기의 처리속도의 고속화를 위하여 예외검출기인 오버플로우 검출기와 연산기를 병렬로 구성연결하여 입력되는 그 값으로부터 직접 연산결과의 오버플로우를 검출함으로써 연산결과의 오버플로우를 빠른 타이밍에서 보정할 수 있고, 이에 따라 마이크로프로세서나 DSP 등의 연산처리의 속도개선에 적용할 수 있다.

    보코더용 피치검색 처리시간 단축법
    14.
    发明授权
    보코더용 피치검색 처리시간 단축법 失效
    降低VOCODER检测时间的方法

    公开(公告)号:KR100138879B1

    公开(公告)日:1998-07-01

    申请号:KR1019940036578

    申请日:1994-12-24

    Abstract: 본 발명은 양 자기상관 함수(Posotive Auto-Correlation Function)를 이용한 보코더용 피치검색 처리시간 단축법에 관한 것으로서, 음성신호를 입력받아 인식 가중화 처리를 행하고 합성음성신호를 합성하여 합성음성신호의 시간지연이 0인 자기상관관계치와 소정의 피치지연을 가지고 있는 자기상관관계치를 구하여 소정의 피치지연을 가지고 있는 자기상관관계치의 제곱을 시간지연이 0인 자기상관관계치로 나눈 결과를 이용하여 음의 봉우리 부분은 건너뛰고 양의 봉우리 부분만 계산하여 피치지연 시간과 피치필터 계수를 구하고, 양의 봉우리로 고려되는 지연의 총개수가 58을 넘는지의 여부와 피치지연이 147을 넘는지의 여부에 따라 음성을 다시 합성하여 위의 과정을 반복함으로써 피치지연과 피치필터 계수를 계산하여 출력하고 종료하므로, 음질의 저하 없이 보코더 전체 처리시간을 26% 이상을 줄일 수 있다.

    보코더용 피치검색 처리시간 단축법
    15.
    发明授权
    보코더용 피치검색 처리시간 단축법 失效
    缩短声码器的音调搜索处理时间

    公开(公告)号:KR100138878B1

    公开(公告)日:1998-07-01

    申请号:KR1019940036577

    申请日:1994-12-24

    Abstract: 본 발명은 디지털 음성통신에서 음성을 압축시키는 CELP형 음성 부호화기의 피치 검색시간을 단축하는 보코더용 피치검색 시간 단축법에 관한 것으로서, 특히, 입력되는 음성신호의 일정 구간에 대하여 봉우리와 골을 검출하여 예비피치로 정하는 데시메이션 기법을 적용하여 예비피치에 대해서만 피치검색을 수행하여 CELP보코더의 실현시에 음질의 저하없이 보코더 전체 처리과정을 상당히 줄일 수 있는 효과가 있다.

    고속화를 위한 연산기의 상태 플래그 검출회로
    16.
    发明公开
    고속화를 위한 연산기의 상태 플래그 검출회로 失效
    状态标志检测电路

    公开(公告)号:KR1019970049499A

    公开(公告)日:1997-07-29

    申请号:KR1019950051476

    申请日:1995-12-18

    Abstract: 본 발명은 고속화를 위한 연산기의 상태 플래그 검출회로에 관한 것으로, 연산기와 상태 플래그를 검출하는 예외검출기 등을 포함하는 상태 플래그 검출회로에 있어서, 상기 연산기와; 상기 연산기와 병렬로 연결되어 상기 연산기의 입력신호를 직접 입력하여 상태 플래그를 검출하는 상태 플래그 검출기를 포함하여 구성되어, 예외검출기를 연산기와 병렬로 구성하여 인력한 그 값으로부터 직접 연산결과의 상태 flag을 검출할 수 있는 상태 flag를 빠른 타이밍에서 얻는 것이 가능하여 연산기 전체의 처리시간을 단축할 수 있고, 이에 따라 종래의 방법에 비하여 20% 정도의 속도개선효과로 마이크로 프로세서나 DSP 등의 연산처리 속도개선에 적용할 수 있다.

    보코더용 피치검색 처리시간 단축법

    公开(公告)号:KR1019960027876A

    公开(公告)日:1996-07-22

    申请号:KR1019940036578

    申请日:1994-12-24

    Abstract: 본 발명은 양 자기상관 함수(Positive Auto-Correlation Function)를 이용한 보코더용 피치검색 처리시간 단축방법에 관한 것이다.
    본 발명은 음성파형에 대한 양의 상관관계 봉우리만 고려하여 피치 검색을 하는 제1단계; 및 일정비율의 구간을 음의 봉우리로 고려하여 피치 검색을 수행하지 않고 건너 뛰는 제2단계로 수행되는 것을 특징으로 하여, 음질의 저하없이 보코더 전체 처리과정을 상당히 줄일 수 있는 효과가 있다.

    CDMA 이동국 모뎀 ASIC을 위한 평가시스템 및 평가방법
    18.
    发明公开
    CDMA 이동국 모뎀 ASIC을 위한 평가시스템 및 평가방법 失效
    CDMA移动台调制解调器ASIC评估系统及评估方法

    公开(公告)号:KR1019960027616A

    公开(公告)日:1996-07-22

    申请号:KR1019940035485

    申请日:1994-12-21

    Abstract: 본 발명은 광대역 스프레드 스펙트럼 셀룰러 시스템의 잠정 규격안인 IS-95를 만족시키는 이동국 모뎀 셀계시의 성능 점검을 위한 평가 시스템에 관한 것으로, 기타 소프트웨어의 제어를 담당하고, ISA 버스를 통하여 검사용 모뎀 ASIC PCB와 16비트 어드레스 및 데이타를 교환하는 역할을 수행하며 입출력되는 각종 데이타를 저장하거나 선택에 따라 표시수단에 디스플레이하는 평가 시스템 콘트롤러와, 상기 검사용 모뎀 ASIC PCB내부의 IMM 1.0 프로그램 칩에 저장된 내용과 동일한 내용을 2진 포맷으로 컴버션하여 저장하고 있는 데이타 저장수단을 포함하여 상기 검사용 모뎀 ASIC PCB의 기능을 검사하고 이에 따른 결과를 표시수단에 디스플레이하는 것을 특징으로 하는 CDMA 이동국 모뎀 ASIC을 위한 평가 시스템을 제공하면, CDMA 이동국 모뎀 ASIC의 개발과 병행되 어야 할 기본적이며 필수적인 시스템으로, 모뎀 ASIC의 디지틀 기저대역에서의 기능과 IF/RF부로의 출력 신호의 형태를 점검함은 물론 이동국 호처리 프로그램의 개발에도 사용할 수 있는 효과가 있다.

    V―BLAST에서 채널전달함수행렬 처리장치 및 그의처리방법
    19.
    发明授权
    V―BLAST에서 채널전달함수행렬 처리장치 및 그의처리방법 失效
    信道传递函数矩阵处理装置及其处理方法在V-BLAST中

    公开(公告)号:KR100580843B1

    公开(公告)日:2006-05-16

    申请号:KR1020030094829

    申请日:2003-12-22

    CPC classification number: H04L1/0656 G06F17/16 H04L25/0242

    Abstract: 본 발명은, MIMO 통신시스템 수신기의 V-BLAST에서 채용할 수 있으며 보다 효율적으로 채널전달함수행렬을 처리할 수 있는 채널전달함수행렬의 처리방법 및 채널전달함수 처리장치를 제공한다.
    본 발명에 따르면, 채널전달함수행렬(H)을 소정의 로그변환 테이블을 이용하여 로그변환하고, 로그변환된 채널전달함수행렬(H)의 허미션행렬(H
    H )을 산출한다. 다음에, 로그변환된 채널전달함수행렬과 허미션행렬의 덧셈 및 쟈코비안 연산을 이용하여 곱행렬(A)을 산출하고 이 곱행렬의 역행렬(A
    -1 )의 여인자 및 결정인자를 산출한다. 이 여인자 및 결정인자 각각과 상기 허미션행렬(H
    H )의 덧셈 및 쟈코비안 연산을 이용하여 의사역행렬을 산출한 후, 산출된 의사역행렬을 역로그변환 테이블을 이용하여 역로그변환한다.
    본 발명에 따른 V-BLAST 복호기는 많은 양의 곱셈기를 필요로 하는 실수도메인 연산을 수행하지 않고, 입력된 채널전달함수행렬(H)을 이진로그를 취하여 로그도메인의 값으로 변환하고, 간단한 덧셈기와 쟈코비안을 사용하여 구현할 수 있다.
    V-BLAST, 채널전달함수, 의사역행렬, 쟈코비안, 로그도메인

    핑거의 FIFO 수를 줄이는 심볼 컴바이닝 방법, 이를이용한 레이크 수신기 및 이러한 레이크 수신기를구동시키기 위한 방법
    20.
    发明公开
    핑거의 FIFO 수를 줄이는 심볼 컴바이닝 방법, 이를이용한 레이크 수신기 및 이러한 레이크 수신기를구동시키기 위한 방법 有权
    符号组合方法,用于减少指状物的数量,使用其的接收器和用于驱动接收器的方法

    公开(公告)号:KR1020020042046A

    公开(公告)日:2002-06-05

    申请号:KR1020000071747

    申请日:2000-11-29

    CPC classification number: H04B1/7115 H04B1/7117 H04B2201/70707

    Abstract: PURPOSE: A symbol combining method for reducing the number of FIFOs of a finger, a rake receiver using the same and a method for driving the rake receiver are provided to reduce the complexity of the hardware of a FIFO register, used to adjust timing synchronization at each finger, by using a new algorithm in combining multi-path signals in a CDMA communication system. CONSTITUTION: A rake receiver using 3 fingers comprises only one FIFO register(1). When a finger stores a demodulated symbol in the FIFO register(1), the finger stores it together with a previously stored FIFO register value using an adder(2). Therefore the symbols incoming from the fingers are combined and stored. Accordingly, the time synchronization and combining of the symbol demodulated from each finger are executed at one operation. A controller(3) determines the storage location of the symbol demodulated and transmitted from each finger, and helps a symbol combiner read the combined symbol data properly.

    Abstract translation: 目的:提供一种用于减少手指的FIFO数量的符号组合方法,使用该手指的前置雷达接收机和用于驱动瑞克接收机的方法,以减少用于调整定时同步的FIFO寄存器的硬件的复杂度 每个手指通过在CDMA通信系统中组合多路径信号的新算法。 构成:使用3根手指的耙式接收器只包含一个FIFO寄存器(1)。 当手指将解调的符号存储在FIFO寄存器(1)中时,手指使用加法器(2)将其与先前存储的FIFO寄存器值一起存储。 因此,从手指进入的符号被组合并存储。 因此,在一个操作中执行从每个手指解调的符号的时间同步和组合。 控制器(3)确定从每个手指解调并发送的符号的存储位置,并且有助于符号组合器正确地读取组合的符号数据。

Patent Agency Ranking