Abstract:
본 발명은 DRAM용 감지증폭기의 회로에 관한 것으로서, 특히 고집적 DRAM에서 전력 소비 및 소자 특성때문에 DRAM의 전압 원으로서 낮은 전압 원을 채용할 때 종래의 감지 증폭기에서 문제시 되는 낮은 비트 선신호 득실을 개선하는 회로이다. 그 구성은 DRAM의 감지 증폭기에 있어서 저장 캐패시터에 연결된 플레이트 선(Plate-line)과 프리차지 전압 원(VPR)을 제어 신호(PL)에 연결된 MOS트랜지스터로 접속하고 플레이트선과 GPL노드를 제어 신호(TPL)에 연결된 MOS트랜지스터로 접속하며 GBL노드는 비트선 선택 신호인 TE 및 TO에 연길되는 MOS트랜지스터로 각각 비트선 BIT 및 BIT에 연결하고 GPL노드 및 GBL 노드의 전압 신호를 게이트 입력으로 갖는 MOS트랜지스터로의 드레인 노드를 각각 비트선 BIT 및 BIT에 접속하고 소스 노드를 서로 연결하며 접속된 소스 노드는 MOS트랜지스터에 접속하여 접지와 연결된다. 그 작용 효과는 종래의 감지 증폭기가 갖는 비트 선 신호의 약 3배 이상 큰 비트 선 신호를 얻음으로써 낮은 전압 원에서도 안정된 DRAM의 감지 동작을 가능하게 하는 것이다.
Abstract:
A hand-over processing method based on the cross-layer is provided to use the cross-layer technique and the mobility prediction technique, thereby performing the hand-over without loss of data and with the reliability. In a hand-over cell estimating process, a source base station estimates the hand-over cell by a hand-over candidate group from a terminal(302). The source base station determines the hand-over according to the approval of hand-over from an object base station within the estimated hand-over cell(305). Thereafter, the source base station transmits the hand-over command to the terminal. An opponent base station calculates the time junction value to a gateway, transmits the calculated value to the gateway and transmits the down-stream link packet to the terminal so that the hand-over is completed. The hand-over determining process includes a process for transmitting the request resource information to the opponent base station within the estimated cell. Thereafter, the context data message is also transmitted to the opponent base station according to the reception of the hand-over possible message. Thereafter, the opponent base station stores the data message and reserves the new mobile station identifier value. The opponent base station determines the hand-over final permission and transmits the approval message to the source base station.
Abstract:
The sense amplifier amplifies data read in a memory cell by sensing and amplifying a minute voltage difference between a pair of bitlines when the DRAM is driven by a low voltage. The amplifier comprises : 1st/2nd tranasistors(Q1,Q2) equalizing a pair of the bitlines(BIT,BIT_); a 3rd transistor(Q4) controlling the movement of the charge between the bitline(BIT) and a memory cell capacitor(CS); a 4th transistor(Q11) cutting off a plate capacitor(CPL) from a free charge voltage source; a 5th transistor(Q16) receiving a signal(TE) for selecting the bitline(BIT) as a gate node; a 6th transistor(Q17) receiving a signal(TO) for selecting the bitline(BIT_) as a gate node; an amplification means(10) performing a full down sense amplification according to the voltage difference between the bitlines; a 7th transistor(Q12) making the amplication means(10) electrically connected or disconnected to the plate capacitor(CPL).
Abstract:
본 발명은 모바일 애플리케이션의 보안성 검증을 위한 이벤트 발현 장치 및 그 방법에 관한 것으로, 테스터 대상 애플리케이션으로부터 추출되는 애플리케이션 정보를 토대로 상기 테스터 대상 애플리케이션을 테스트하는 테스터 애플리케이션을 제작하는 테스터 애플리케이션 제작부; 상기 추출된 애플리케이션 정보에 포함된 이벤트를 발현시켜 상기 테스트 대상 애플리케이션을 실행시키고, 상기 테스트 대상 애플리케이션이 실행될 때 스마트 기기의 화면에 출력되는 사용자 뷰 객체를 추출하는 테스터 애플리케이션 실행부; 및 상기 추출된 사용자 뷰 객체를 토대로 터치 이벤트를 생성하여 화면전환을 수행하는 테스터 애플리케이션 데몬 실행부;를 포함하는 것을 특징으로 한다.
Abstract:
본 발명은 관찰중심적으로 정의된 이에프에스엠(EFSM)모델을 기반으로 데이타가 고려된 시험열 자동생성 방법에 관한 것으로서, 다중 모듈 EFSM 모델인 프로토콜 명세(스펙)를 단일 모듈 EFSM 모델로 변환된 후 시험 케이스를 자동생성하기 위해 데이터 부분을 관찰중심적으로 관점에서 재정의하여 새로운 EFSM모델로 변환하는 제2과정과, EFSM 모델에 대해 "top-down search"를 수행하는 제3과정과, all-du-paths 범주에 상응하는 데이터 부분에 대한 경로를 선택하는 제4과정과, 경로에 대해 각 상태와 이전 시험열에 대한 정보의 저장을 통해 루프처리 방법으로 경로의 길이를 최소화하는 제5과정과, 실행 가능한 경로가 되도록 입력안의 매개변수 값을 선택해주고 출력매개변수 값을 구하는 제6과정과, 데이타 부분 시험경로를 통해 포함되지 않은 제어 부분을 시험하 경로를 구하는 제7과정으로 이루어진 것을 특징으로 한다.
Abstract:
The sense amplifier for use in a dynamic random access memory (DRAM) is disclosed. In a DRAM having a precharging and equalizing circuit for precharging and equalizing first and second bit lines, an NMOS latch connected to a first NMOS transistor of a first conductivity, and a PMOS latch, the sense amplifier includes a second NMOS transistor of a first conductivity having a drain and a source connected between the first NMOS transistor and a ground voltage, and a bipolar transistor having a base connected to a connection node between the first and second NMOS transistors, an emitter (or collector) connected to the ground voltage and a collector (or emitter) connected to a connection node between the first NMOS transistor and the NMOS latch. Thus, a stable limited voltage swing operation is obtained.