公开(公告)号：KR100194634B1

公开(公告)日：1999-06-15

申请号：KR1019960064192

申请日：1996-12-11

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김성도 ,  정희범 ,  송원철

IPC: H04L29/02

Abstract: 본 발명은 FIFO에서 읽기-쓰기포인터의 오류검출 및 자동복구장치에 관한 것이다. 종래 FIFO의 경우에는 읽기-쓰기포인터의 초기화 실패로 인한 비정상적인 읽기-쓰기포인터 상태에서 FIFO가 동작하게 되면 FIFO 고유의 특성인 First-In First-Out 기능을 상실하게 되고 재초기화 없이는 영원히 복구되지 않는 문제점이 있었다. 이를 해결하기 위해 본 발명은 쓰기 동작에서 레지스터로 유효 데이터를 저장하면서 무조건 해당 레지스터의 할당된 FULL_FLAG 신호를 인에이블 시키지 않고 그 때의 읽기-쓰기포인터 관계와 읽기 포인터가 위치한 레지스터의 EMPTY_FLAG 신호를 확인하여 그 결과에 따라 선택적으로 인에이블 시킴으로서 초기에 약간의 데이터 손실은 존재하지만 불필요한 재초기화 동작이나 이로 인한 테이터 전송의 단절없이 자동적으로 First-In First-Out 기능을 복구하게 하는 FIFO에서 읽기-쓰기포인터의 오류검출 및 자동복구장치를 제안한 것이다.

公开(公告)号：KR100178494B1

公开(公告)日：1999-04-01

申请号：KR1019960068946

申请日：1996-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희범 ,  김성도 ,  송원철

IPC: H03L7/00

Abstract: 본 발명은 동기식 회로 시스템으로 입력되는 비동기 리셋(reset) 신호를 시스템 클럭으로 동기화시키고 동기화된 리셋 신호로 시스템을 정확히 초기화시키기 위하여, 동기화된 리셋 신호가 천이하는 부근에서 클럭신호가 존재하지 않도록 구성한, 클럭신호 조절기를 가진 비동기 리셋 신호 동기장치에 관한 것이다. 본 발명에 따른 비동기 리셋 신호 동기장치는, 외부로부터 시스템을 리셋시켜 주기 위한 비동기성의 리셋 신호인 RESET 신호를 입력으로 하고 외부로부터 시스템을 동작시키기 위한 클럭신호인 CLK를 입력으로 하는 제1 D-형 플립플롭(1), 제1 인버터(8), 제2 인버터(9), 제2 D-형 플립플롭(2), 제3 인버터(10), 제3 D-형 플립플롭(3), 제4 D-형 플립플롭(4), 제5 D-형 플립플롭(5), 2-입력 배타적 NOR 게이트(6) 및 2-입력 AND 게이트(7)로 이루어져, 상기 RESET 신호로부터 CLK에 동기된 리셋신호인 RESET_I를 생성시키고, RESET_I의 천이점 전후의 임의의 구간에서만 발진이 억제된 클럭신호인 CLK_I를 생성하도록 구성된 것을 특징으로 한다. 본 발명에 따른 비동기 리셋 신호 동기장치는, RESET_I의 천이점 전후의 임의의 구간 만을 CLK_I의 발진을 억제시켜 주고, 글리치가 없는 CLK_I를 제공하여 주므로, 정확하고 안정된 시스템 초기화 장치로 사용될 수 있을 뿐 아니라, 반도체 집적회로 설계에 있어서 시뮬레이션시 초기화 작업을 매우 용이하게 수행할 수가 있다.

公开(公告)号：KR1019990010039A

公开(公告)日：1999-02-05

申请号：KR1019970032659

申请日：1997-07-14

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송원철 ,  이종렬 ,  오창준 ,  권종기 ,  김욱 ,  김경수

IPC: H03H9/46

Abstract: 본 발명은 저주파 필터에 관한 것이다. 저주파 차단 필터는, 입력단자와 출력단자 사이에 연결되는 커패시터와, 출력단자에 연결되는 트랜지스터로 구성된 높은 저항 값을 가지는 능동저항을 포함한 필터회로와; 그 필터회로에서 능동저항의 바이어스 전압을 원하는 값으로 맞출 수 있도록 부궤환 기능을 가진 바이어스 회로를 포함한다. 이와는 다른 저주파 차단 필터는, 커패시터의 등가적인 값을 증가시키기 위해, 커패시터를 앰프의 출력과 (-)단자 사이에 연결하고, (+)단자는 입력에 연결된 구조를 갖는 것이다. 또한 본 발명의 저주파 통과 필터는, 트랜지스터로 구성된 능동저항과 커패시터로 구성되어 있으며, 입력단자와 출력단자 사이에는 큰 저항을 가지는 이득이 1인 앰프가 연결되어 있고, 출력단자와 접지 사이에는 커패시터가 연결되어 있어 저주파만을 통과시킨다. 이와는 다른 저주파 통과 필터는, 상기 커패시터의 등가적인 값을 증가시키기 위해 커패시터를 앰프의 입력과 출력 사이에 연결한 구조를 갖는 것이다. 따라서 능동(active) 저항과 앰프를 사용하여 적은 커패시터 C 값을 가지고도 저주파 필터를 칩 안에 내장할 수 있다.

公开(公告)号：KR100150237B1

公开(公告)日：1998-11-02

申请号：KR1019940036369

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김성도 ,  서정욱 ,  정희범 ,  송원철 ,  이훈복

IPC: H04L7/08

Abstract: 본 발명은 프레임동기된 STM-1 또는 STM-4 신호를 수신하여 저속의 병렬 신호로 변환한 후, 프레이밍 바이트에 대해서만 BIP-8 코드를 계산하고 프레이밍 바이트가 아닌 구간에서는 지금까지 계산된 BIP-8 코드를 그대로 유지하고 있다가 다음 번에 수신되는 프레이밍 바이트에서 연속적으로 BIP-8 코드를 계산하고, 외부의 중앙처리장치에 의해 해당 레지스터가 읽혀지면 그때까지의 계산된 BIP-8 코드값이 데이타 버스로 보내지고 BIP-8 코드를 생성하는 코드생성기는 클리어되어 다음번에 수신되는 프레이밍 바이트에서 새로운 BIP-8 코드를 계산하는 동기 전송 시스템의 프레이밍 바이트 에러 검출기에 관한 것으로서, 다음번에 이 레지스터가 읽혀질 때 까지의 시간구간 동안에 프레이밍 바이트에서의 전송오류를 하나의 레지스터를 이용하여 확인할 수 있다는 장점이 있다.

公开(公告)号：KR100129842B1

公开(公告)日：1998-10-01

申请号：KR1019940035159

申请日：1994-12-19

Applicant: 한국전자통신연구원

Inventor： 이종렬 ,  송원철

IPC: H03G3/20

Abstract: 본 발명은 고주파수에서 큰 가변 이득을 갖는 증폭기 설계에 있어서 비교적 높은 주파수 대역(수백 MHz - 수 GHz)에서 큰 가변 이득을 갖고 있어서 자동전압제어(AGC)의 가변 증폭부에 이용될 수 있는 고주파수 가변 이득 제어 증폭기에 관한 것으로, 증폭기의 바이어스 소오스를 위한 교류 소오스와 연결된 트랜지스터와 AC 커플링 캐패시터와 캐패시터 바이어스용 소자 저항 및 가변 이득용 트랜지스터로 구성되어 자동전압제어회로의 가변 이득 증폭부 회로에 응용될 수 있을 뿐만 아니라, 다단 증폭부에서 각 단 증폭부 사이에 AC 결합용 캐패시터를 삽입할 필요가 없으며, 또한 종래의 회로를 사용시 DC 증폭의 포화상태를 저지하기 위한 DC 피드백 회로가 필요 없으므로 외부의 연결해야 할 비교적 용량이 큰 소자들의 수를 감소시켜 주변 회로없이 직접 각 단을 다단 종속 연결하여 설계할 수 있는 효과로 인하여 집적회로에서 고주파수 가변 증폭 회로에 이용되어 간단하게 구현될 수 있게 되었다.

公开(公告)号：KR1019980044115A

公开(公告)日：1998-09-05

申请号：KR1019960062144

申请日：1996-12-05

Applicant: 한국전자통신연구원

Inventor： 이종렬 ,  김욱 ,  권종기 ,  오창준 ,  송원철 ,  김경수

IPC: H03B5/00

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
CMOS로 구현한 전압제어발진회로.
2. 발명이 해결하려고 하는 기술적 과제
기존의 LC-탱크(tank)의 회로에 새로운 구조의 전압진폭 제어루프와 출력의 공통 모드 피드백 회로를 적용하여 위상 잡음을 줄이고 전력소모도 줄이고자 함.
3. 발명의 해결방법의 요지
소정의 발진전압을 출력하는 LC-텡크 발진부와, 상기 LC-탱크 발진부의 출력을 입력받아 출력 양단의 공통모드 잡음을 제거하는 출력 공통모드 피드백부와, 상기 출력 공통모드 피드백부를 거친 LC-탱크 발진 출력 양단전압 차에 따라 상기 LC-탱크 발진부의 바이어스 전류를 제어함으로 발진전압의 크기를 제어하는 접압 진폭제어부를 구비함.
4. 발명의 중요한 용도
이동통신 시스템용 주파수 합성기에 이용됨.

公开(公告)号：KR1019980043235A

公开(公告)日：1998-09-05

申请号：KR1019960061028

申请日：1996-12-02

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 채상훈 ,  정희범 ,  송원철

IPC: H03K23/00

Abstract: 본 발명은 PLL의 전압제어발진기(VCO)에서 발생한 여러개의 클럭을 사용하여 외부에서 입력된 데이타를 리타이밍(retiming)하는 회로에 관한 것으로서, 종래의 일반적인 데이타 리타이밍 회로가 대부분 디지탈 논리회로에 의해 구성됨에 따라 회로가 복잡하고 이를 집적회로로 구현하기 위해 많은 수의 게이트가 필요했던 단점을 해결하기 위해, 본 발명은 다수개의 서로 다른 위상을 갖는 클럭을 발생하는 클럭발생부를 구비하여, 외부로 입력된 데이타를 상기 입력된 클럭에 따라 래칭하는 제1래치부와; 이 제1래치부에 래칭된 데이타의 논리상태를 결정하는 데이타 래치 상태 결정부와; 이 결정된 데이타와 상기 입력된 클럭을 NAND게이트 및 AND 게이트를 이용하여 논리연산하여 하나의 리타이밍 클럭을 선택하는 클럭선택부와; 상기 입력되는 데이타를 지연시키는 제1, 제2지연부와; 상기 제2지연부를 통해 출력된 데이타를 선택된 클럭에 따라 래칭하여 리타이밍시키는 제2래치부로 구성되어, 구조가 간단하고, 집적회로 제작시에도 게이트 수를 대폭 줄일 수 있는 것이다.

公开(公告)号：KR100109538B1

公开(公告)日：1996-12-20

申请号：KR1019930027634

申请日：1993-12-14

Applicant: 한국전자통신연구원

Inventor： 송원철

IPC: H04L25/06

公开(公告)号：KR1019960027396A

公开(公告)日：1996-07-22

申请号：KR1019940036380

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희범 ,  김성도 ,  서정욱 ,  송원철 ,  이훈복

IPC: H04B1/16

Abstract: 본 발명은 입력되는 시스템 상태신호를 이용해서 전송시스템에서 필요로하는 경보신호를 발생시키는 고속경보발생장치에 관한 것으로, 입력상태신호와, 입력상태신호를 주기적으로 검색하도록 하는 두개의 제어신호들(CS1, CS2)을 받아들이고 계수기초기화신호와 계수기동작신호 및 경보신호를 출력하는 입력상태검출 및 경보 발생회로(11)와, 이 입력상태 검출 및 경보발생회로(11)로 부터의 계수기초기화신호 및 계수기동작신호를 받아들여서 계수를 수생하고 계수가 완료되면 계수완료신호를 입력상태검출 및 경보발생회로(11)로 제공하는 계수기회로(12)로 구성된다. 이로써, 고속 전송 시스템으로 안정된 경보신호를 공급할 수 있는 회로를 간단하게 구성할 수 있다.

公开(公告)号：KR1019950010568B1

公开(公告)日：1995-09-19

申请号：KR1019920009679

申请日：1992-06-04

Applicant: 한국전자통신연구원

Inventor： 김환용 ,  김대순 ,  임순자 ,  송원철

IPC: G11C11/40

Abstract: The memory array structure of DRAM comprises a first memory array region, a second memory array region, a plurality of bit line pairs connected to the memory cells of the first and second memory array regions, a plurality of word lines, a plurality of sense amplifiers for sensing/amplifying the voltage difference between two bit lines, a plurality of P latches connected between bit line pairs of the first memory array region, a plurality of first equalizers for precharging the bit line pair to 1/2VDD voltage according to a first equalizer signal, a plurality of N latches connected between bit line pairs of the second memory array region, a plurality of second equalizers for precharging the bit line pair to 1/2VDD voltage according to a second equalizer signal, a plurality of barrier transistors for equalizing the bit line voltage of the first and second memory regions according to the pull-up of the first and second control signals or the third and fourth control signals.

Abstract translation: DRAM的存储器阵列结构包括第一存储器阵列区域，第二存储器阵列区域，连接到第一和第二存储器阵列区域的存储器单元的多个位线对，多个字线，多个读出放大器 用于感测/放大两个位线之间的电压差，连接在第一存储器阵列区域的位线对之间的多个P锁存器，用于根据第一均衡器将位线对预充电到1 / 2VDD电压的多个第一均衡器 信号，连接在第二存储器阵列区域的位线对之间的多个N个锁存器，用于根据第二均衡器信号将位线对预充电到1 / 2VDD电压的多个第二均衡器，多个用于均衡 根据第一和第二控制信号或第三和第四控制信号的上拉，第一和第二存储区域的位线电压。