분산 제어 시스템
    11.
    发明公开
    분산 제어 시스템 失效
    分布式控制系统

    公开(公告)号:KR1019960025006A

    公开(公告)日:1996-07-20

    申请号:KR1019940034755

    申请日:1994-12-16

    Abstract: 본 발명은 고속 통신 시스템에 있어서 가입자 장치가 여러개 필요할 경우 이를 운용하는 분산 제어 시스템에 관한 것으로, 통신 디바이스들이 처리하지 않는 망관리 프레임이나 호설정 프레임, 또는 데이터에 에러가 발생한 경우 등과 같은정보를 수집 처리하고, 필요에 따라서 정보를 전송하는 제어 유니트(3)를 내장한 다수의 (n) 고속 데이터 전송 유니트(1); 각 포트에 해당하는 상기 다수의 고속데이타 전송유니트(1)를 제어하고, 정보를 수집하는 실시간처리유니트(2)를 구비하며, 고속화되는 통신 데이터의 처리를 원활히 하기 위하여 분산 처리 시스템을 구성함으로써 프로세서의 병목 현상과복잡해지는 망 구조에 적응할 수 있는 통신 시스템에 적용될 수 있으며, 통신 뿐만 아니라 일반 제어 시스템에도 적용되어 생산성 향상을 꾀할 수 있는 효과가 있다.

    비동기 전달 모드 근거리 통신망 시스템의 계층적 셀 헤더 처리 장치
    12.
    发明授权
    비동기 전달 모드 근거리 통신망 시스템의 계층적 셀 헤더 처리 장치 失效
    ATM LAN系统中的分层单元处理设备

    公开(公告)号:KR100333672B1

    公开(公告)日:2002-04-24

    申请号:KR1019990039894

    申请日:1999-09-16

    Abstract: 1. 청구범위에기재된발명이속하는기술분야본 발명은 ATM 근거리통신망시스템의계층적셀 헤더처리장치에관한것임. 2. 발명이해결하고자하는과제본 발명은 ATM LAN에서 ATM 연결을실제설정되는 ATM 연결수 만큼제한적으로계층적운용하므로써, 분할및 재결합기능모듈에서사용되는가상경로식별자및 가상연결식별자영역을실제로설정되는 ATM 연결수 만큼제한적범위내에서할당할수 있는셀 헤더처리장치를제공하는데그 목적이있다. 3. 발명의해결방법의요지본 발명은, 전달된 ATM 셀을접속시키는송신접속수단; 송신접속수단으로부터전달된셀을저장하는제 1 저장수단; 제저장된셀을읽어내어헤더를변환하는송신 ATM 셀헤더변환수단; 수신된 ATM 셀을접속시키는수신 ATM 셀헤더변환수단; 헤더가변환되어전달된셀을저장하는제 2 저장수단; 및저장된셀을읽어내어외부로접속시키는수신접속수단을포함한다. 4. 발명의중요한용도본 발명은 ATM 근거리통신망시스템에이용됨.

    비동기 전달 모드 근거리 통신망 시스템의 계층적 셀 헤더 처리 장치
    13.
    发明公开
    비동기 전달 모드 근거리 통신망 시스템의 계층적 셀 헤더 처리 장치 失效
    用于在异步传输模式中进行细分处理的设备本地区域网络系统

    公开(公告)号:KR1020010027913A

    公开(公告)日:2001-04-06

    申请号:KR1019990039894

    申请日:1999-09-16

    CPC classification number: H04L12/5601 H04L2012/5653 H04L2012/5681

    Abstract: PURPOSE: A device for hierarchically processing a cell header in an ATM(Asynchronous Transfer Mode) LAN(Local Area Network) system is provided to restrictively and hierarchically operate ATM connection as many as an actually set ATM connection number, so that VPI(Virtual Path Identifier) and VCI(Virtual Connect Identifier) regions used in an SAR(Segmentation And Reassembly) function module can be allocated within a limited range as many as the ATM connection number. CONSTITUTION: A transmission connection unit(110) checks errors of ATM(Asynchronous Transfer Mode) cells delivered from external to eliminate abnormally received cells, and transmits normally received cells. The first storage unit(111) temporarily stored cells delivered from the transmission connection unit(110). A transmission ATM cell header converter(112) reads cells stored in the first storage unit(111), and obtains routing tag information and connection tag information by using a VPI(Virtual Path Identifier) and a VCI(Virtual Connect Identifier) values which are header values of corresponding cells. A receiving ATM cell header converter obtains VPI and VCI information by using connection tag values of received ATM cells. And the receiving ATM cell header converter discards not-registered cells and outputs information on the discarded cells. The second storage unit temporarily stores delivered cells of which the headers are converted by the receiving ATM cell header converter. And a receiving connection unit reads cells stored in the second storage unit, to connect only normally received cells with external.

    Abstract translation: 目的:提供一种用于分层处理ATM(异步传输模式)LAN(局域网)系统中的信元报头的设备,以限制和分级地操作与实际设置的ATM连接号码一样多的ATM连接,使得VPI(虚拟路径 标识符)和在SAR(分段和重组)功能模块中使用的VCI(虚拟连接标识符)区域可以在与ATM连接号一样的有限范围内分配。 构成:传输连接单元(110)检查从外部传送的ATM(异步传输模式)信元的错误消除异常接收的小区,并发送正常接收的小区。 第一存储单元(111)临时存储从传输连接单元(110)传送的单元。 传输ATM信元头转换器(112)读取存储在第一存储单元(111)中的单元,并通过使用VPI(虚拟路径标识符)和VCI(虚拟连接标识符)值获得路由标签信息和连接标签信息 相应单元格的头值。 接收ATM信元头转换器通过使用接收的ATM信元的连接标签值来获得VPI和VCI信息。 并且接收ATM信元头转换器丢弃未注册的信元并输出关于丢弃的信元的信息。 第二存储单元临时存储由接收ATM信元头转换器转发报头的传送信元。 并且接收连接单元读取存储在第二存储单元中的单元,以仅将正常接收的单元与外部连接。

    장애 허용망 구조에서의 장애 처리 방법
    14.
    发明公开
    장애 허용망 구조에서의 장애 처리 방법 无效
    如何处理容错网络结构中的故障

    公开(公告)号:KR1019990050419A

    公开(公告)日:1999-07-05

    申请号:KR1019970069538

    申请日:1997-12-17

    Abstract: 본 발명은 실시간 절체를 위한 처리 방법에 관한 것으로서, 절체에 필요한 일고리즘 비용을 최소화하고, 특히 경제적으로 구성 가능한 구조를 형성함으로써, 장애 허용망 구조인 단일 교차로 경로 구조는 기존의 이중 송수신(DRDT) 구조보다 저 가격으로 설치가 가능하고, 인접한 이웃의 노드에 장애가 발생하지 않는 한 기존의 DRDT와 마찬가지로 절체하는 시간이 '0'인 효과가 있다.

    장애 허용망 구조 및 그 구조를 이용한 패킷 처리 방법
    15.
    发明公开
    장애 허용망 구조 및 그 구조를 이용한 패킷 처리 방법 失效
    容错网络结构及其数据包处理方法

    公开(公告)号:KR1019980082665A

    公开(公告)日:1998-12-05

    申请号:KR1019970017716

    申请日:1997-05-08

    Abstract: 본 발명은 실시간 절체를 위한 이중 교차 경로에 의한 장애 허용망 구조 및 그 구조를 이용한 패킷 처리 방법에 관한 것으로서, 두 개의 입력으로부터 입력된 동일한 패킷중 하나를 선택하고 하나는 제거한 후 전송시에는 동일한 두 개의 패킷을 송출하도록 하는, 즉 하나의 링크가 하나 건너 뛴 이웃 노드에 연결되도록 하는 중복 송수신(DRDT)-Ⅱ와 , 하나의 링크가 한 단계 다음의 노드로 연결되는 것에 더하여 노드를 구성하는, 즉 다른 D-node의 하나의 링크가 두 단계 건너 뛴 노드에 연결되도록 하는 중복 송수신(DRDT)-Ⅲ를 구성함으로써, 이웃한 노드가 동시에 고장난 경우에도 전체 망에서 그 노드만 제거되고, 나머지 노드는 통신이 가능하므로 망의 신뢰도를 향상시킬 수 있는 효과를 가진다.

    다중 포트를 가지는 연동기에서의 패킷 메모리 제어장치
    16.
    发明公开
    다중 포트를 가지는 연동기에서의 패킷 메모리 제어장치 无效
    分组存储器控制设备在多端口互锁中

    公开(公告)号:KR1019980027651A

    公开(公告)日:1998-07-15

    申请号:KR1019960046492

    申请日:1996-10-17

    Abstract: 본 발명은 하나의 ATM 포트와 N개의 이더넷 세그먼트포트를 가지는 연동장치에서 프로세싱능력 향상을 위하여 ATM 디바이스와 이더넷 디바이스간에 공유 패킷메모리를 사용하고, 부가헤더를 가지는 버퍼할당으로 양 패킷이 프로토콜 정합시에 메모리 복사가 이루어지지 않도록 하였으며, 통신 디바이스 중 하나가 패킷메모리를 액세스할 때 패킷메모리를 액세스하지 않으면 HALT 상태로 만들지 않고 계속 동작하도록 함으로써 프로세싱 능력을 절약한 것이다.

    에이티엠 계층 장치와 부가헤더를 가지는 에이티엠 계층 장치간의 인터페이스 장치 및 그 방법
    17.
    发明公开
    에이티엠 계층 장치와 부가헤더를 가지는 에이티엠 계층 장치간의 인터페이스 장치 및 그 방법 失效
    用于在AM层设备和具有标题的AM层设备之间接口的设备和方法

    公开(公告)号:KR1019970056390A

    公开(公告)日:1997-07-31

    申请号:KR1019950053940

    申请日:1995-12-22

    Inventor: 이상만 김현중

    Abstract: 본 발명은 ATM 계층 장치와 부가헤더를 가지는 ATM 계층 장치간의 인터페이스 장치 및 방법에 관한 것으로서, 53 옥텟을 가지는 AMT 계층 장치(1)로 부터 ATM 셀의 4 옥텟을 입력받아 헤더를 변환하여 (4+N)옥텟을 출력하는 제1 헤더 처리 수단(10); 상기 제1 헤더 처리 수단(10)의 출력을 쓰기 신호를 입력받아 버퍼링하고, 49 옥텟의 데이타를 쓰기 신호에 의해 버퍼링하여 읽기 신호에 의해 출력하는 출력 FIFO 수단(20); 입력된 데이타를 쓰기 신호에 의해 저장하여 읽기 신호에 의해 출력하는 입력 FIFO 수단(40); 상기 입력 FIFO 수단(40)의 출력을 입력받아 4 옥텟의 헤더로 변환하여 출력하는 제2 헤더 처리 수단(50); 초기화 및 셀 전달 상태의 모니터링을 위한 CPU와의 정합 기능을 수행하는 CPU 인터페이스 수단(60); 및 셀 시작 및 유효 신호를 입력받아 헤더를 변환하여 전송하기 위해 읽기 신호와 쓰기 신호를 53 옥텟을 가지는 ATM 계층 장치(1)와 상기 제1 헤더 처리 수단(10), 출력 FIFO 수단(20)에 출력하고, 상기 입력 FIFO 수단(40)에 저장된 데이타를 53 옥텟을 가지는 ATM 계층 장치(1)로 헤더를 변환하여 출력하기 위한 읽기/쓰기 신호를 상기 입력 FIFO 수단(40)과 제2 헤더 처리 수단(50)에 출력하고, 상기 입출력 FIFO 수단(20, 40)의 셀 갯수를 계수하고, 상기 CPU 인터페이스 수단(60)에 셀 전달 상태를 출력하는 인터페이스 로직 수단(30)을 구비하여 53 옥텟 셀 인터페이스를 가지는 장치와 부가 헤더를 갖는 (53 + N)의 옥텟 셀 인터페이스를 가지는 장치간의 인터페이스를 수행하고, 또한, CPU 인터페이스를 통하여 인터페이스 유니트에 있는 FIFO 내의 셀 수와 셀의 상태를 모니터링 수 있어 ATM 계층 장치와 부가헤더를 가지는 ATM 계층 장치간의 정합이 가능한 효과가 있다.

    에이티엠 스위치를 이용한 아이피 라우터 기능 수용을 위한 이더넷 접속 장치
    18.
    发明公开
    에이티엠 스위치를 이용한 아이피 라우터 기능 수용을 위한 이더넷 접속 장치 失效
    以太网连接设备使用ATM交换机提供IP路由器功能

    公开(公告)号:KR1019970056389A

    公开(公告)日:1997-07-31

    申请号:KR1019950053939

    申请日:1995-12-22

    Abstract: 본 발명은 ATM 스위치를 이용한 IP 라우터 기능 수용을 위한 이더넷 접속 장치에 관한 것으로서, 다수의 이더넷(Ethernet)과 접속되어 MAC 어드레스를 제거하거나 붙여 공통버스의 중재를 통해 IP 프레임을 송수신하는 이더넷 접속 수단(10); 상기 이더넷 접속 수단(10)으로부터 IP 프레임을 입력받아 멀티 프로토콜을 인켑슐레이션(Encapsulation)한 후 다중화하여 출력하거나, 인켑슐레이션된 데이터를 입력받아 역다중화한 후 디켑슐레이션(Decapsulation)하여 멀티 프로토콜을 비교하여 IP 프레임을 상기 이더넷 접속 수단(10)으로 출력하는 멀티 프로토콜 인켑슐레이션(Multiprotocol Encapsulation) 수단(20); 상기 멀티 프로토콜 인켑슐레이션 수단(20)의 IP 프레임을 입력받아 트레일러를 첨가하여 AAL 5 데이타로 변환한 후, 연결 인식자(VPI/VCI) 헤더값을 붙여 ATM 셀 데이터로 변환하여 출력하고, 입력된 ATM 셀 데이타에서 VPI/VCI 헤더값을 제거하여 AAL 5 데이타로 변환한 후 트레일러를 제거하여 인켑슐레이션된 IP 프레임을 상기 멀티 프로토콜 인켑슐레이션 수단(20)으로 출력하는 AAL 5/ATM 셀 변환 수단(30); 및 상기 AAL 5/ATM 셀 변환 수단(30)에서 수신된 셀에 셀프라우팅 위한 정보인 부가헤더를 첨가하여 ATM 스위치(3)로 출력하거나, ATM 스위치(3)로부터 데이타를 입력받아 부가헤더를 제거하여 ATM 셀 데이타를 상기 AAL 5/ATM 셀 변환 수단(30)에 출력하는 스위치 접속 수단(40)을 구비하여 ATM 스위치의 셀 멀티캐스팅 기능 즉, 해당 VPI/VCI 셀의 복사 기능을 이용하여 다수의 ATM 가입자에게 IP 멀티캐스팅 기능을 제공할 수 있으며, 이더넷 가입자에게는 IP 프레임 수신 버퍼(25)의 멀티캐스팅 데이타를 버스 제어/중재기(12)에서 해당 이더넷 접속 회로(11)로 2번 출력되게 조절하여 기존의 이더넷(Ethernet) 사용자는 그대로 두고 새로운 고속 데이타 전송 및 처리를 요구하는 사용자에게는 ATM 접속 기능을 주어 ATM 스위칭 기능을 이용하여 이들간의 고속 통신이 가능한 효과가 있다.

    셀흐름 제어장치 및 그를 이용한 비동기전달모드 스위칭 시스템
    19.
    发明授权
    셀흐름 제어장치 및 그를 이용한 비동기전달모드 스위칭 시스템 失效
    用于控制细胞流和使用其的ATM切换系统的装置

    公开(公告)号:KR100333638B1

    公开(公告)日:2002-04-24

    申请号:KR1019990041459

    申请日:1999-09-28

    Abstract: 1. 청구범위에기재된발명이속한기술분야본 발명은셀흐름제어장치및 그를이용한비동기전달모드스위칭시스템에관한것임. 2. 발명이해결하려고하는기술적과제본 발명은, 서비스품질이낮은입력단내의버퍼를우선적으로제어하여출력단내의공유버퍼로유입되는셀 흐름을차단하는셀흐름제어장치를이용하여, 공유버퍼형비동기전송모드스위치에서의셀 흐름을제어하여서비스품질을효율적으로보장할수 있는비동기전달모드스위칭시스템을제공하는데그 목적이있다. 3. 발명의해결방법의요지본 발명은, 셀흐름제어수단의제어에따라, 외부로부터입력되는셀을일시저장하기위한다수의입력셀저장수단; 상기셀흐름제어수단의제어에의해상기다수의입력셀저장수단으로부터전달되는셀들을상기스위칭시스템의출력선들로루팅시키는넌블럭킹셀프루팅수단; 상기넌블럭킹셀프루팅수단에의해루팅되는셀들을일시저장하기위한출력셀저장수단; 상기출력셀저장수단으로부터전달되는셀들을상기출력선으로정합시키기위한다수의출력선정합수단; 및상기다수의입력셀저장수단과상기출력셀저장수단으로부터셀들을입력받아, 상기다수의입력셀저장수단을제어하여상기스위칭시스템의셀흐름을제어하기위한상기셀흐름제어수단를포함한다. 4. 발명의중요한용도본 발명은비동기전달모드스위칭시스템에이용됨.

    다단 스위치 네트워크에서 고장 스위치 노드의 검출장치 및방법
    20.
    发明授权
    다단 스위치 네트워크에서 고장 스위치 노드의 검출장치 및방법 失效
    多级切换网络中的故障检测装置和故障方法

    公开(公告)号:KR100238448B1

    公开(公告)日:2000-01-15

    申请号:KR1019970060635

    申请日:1997-11-17

    Abstract: 본 발명은 다단상호접속망(Multistage Interconnection Network) 방식에 의해 구성되는 확장된 ATM 스위치 구조에서 확장 스위치 네트워크를 구성하는 각 단위 스위치 노드의 고장을 실시간으로 검출하는 방법에 대한 것으로서, 시스템의 입출력 정합부에 시험 셀의 발생 및 검출을 하는 기능과 시험 셀의 발생을 제어하고, 검출된 시험 셀을 분석하여 단위 스위치 노드의 고장을 판별하는 기능부 및 고장 판별 기능부내에서 고장을 판별하는데 사용되는 알고리즘 수행부등으로 구성되어 단위 스위치 노드의 고장을 서비스 제공 중에 검출함으로서 신속한 시스템의 유지 보수를 지원하고, 고장 발생시 대처할 수 있는 기능의 기반을 제공하는 효과가 있다.

Patent Agency Ranking