-
公开(公告)号：KR100178315B1
公开(公告)日：1999-03-20
申请号：KR1019950036347
申请日：1995-10-20
Applicant: 한민구
IPC: H01L29/72
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 바이폴라 모드 전계 효과 트랜지스터에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
본 발명은 정상 오프 특성을 가지고 순방향 차단 능력이 우수하며 높은 전류 이득 및 우수한 스위칭 특성을 갖는 수평형 바이폴라 모드 전계 효과 트랜지스터를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 수평형 바이폴라 모드 전계 효과 트랜지스터에 있어서, 제1도전형의 반도체기판과, 절연층과, 제2도전형의 반도체에피층과, 절연막과, 상기 제2도전형의 제1확산영역과, 상기 제1도전형의 제2확산영역과, 상기 제2도전형의 제3확산영역과, 트렌치와, 상기 트렌치 내부에 전극 물질을 채워 형성한 소오스전극과, 상기 제2확산영역의 상부 표면의 개방된 부분에 전극 물질로서 형성된 게이트전극과, 상기 제3확산영역의 상부 표면의 개방된 부분에 전극 물질로서 형성된 드레인전극을 포함한다.
4. 발명의 중요한 용도
본 발명은 전력용 소자에 적합하게 사용된다.-
公开(公告)号：KR100149704B1
公开(公告)日：1998-10-01
申请号：KR1019940025718
申请日：1994-10-07
IPC: H01L29/47
Abstract: 본 발명은 쇼트키정류소자에 관한 것으로, 캐소오드전극에 연결되는 엔형반도체 기판과, 상기 반도체 기판상에 형성된 엔형 에피층과, 각각은 상기 에피층의 상부로부터 내부로 신장하도록 형성되고 서로 소정거리 이격되며 애노오드전극과 연결되는 적극막에 공통접속되는 다수개의 피형 불순물영역을 가지는 쇼트키 정류소자에 있어서, 상기 피형 불순물영역의 일부를 관통하여 상기 에피층의 내부로 신장하는 트렌치를 형성하고 그 내부를 상기 전극막으로 충진시키며, 상기 트렌치의 하부는 또다른 피형 확산영역에 의해 둘러싸이도록 형성됨을 특징으로 하는 쇼트키 정류소자에 관한 것이다.
-
公开(公告)号：KR1019980026789A
公开(公告)日：1998-07-15
申请号：KR1019960045354
申请日：1996-10-11
IPC: H01L29/861
Abstract: 본 발명은 반도체 메모리 장치에 사용되는 전력용 다이오우드에 괸한 것으로, 특히 시드홀을 이용한 전력용 다이오우드에 관한 것이며, 본 발명의 목적은 신뢰성이 향상된 전력용 다이오우드 및 그 제조방법을 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 전력용 다이오우드에 있어서: 제1도전형의 반도체 기판상에 소정의 개구부를 가지고 형성되는 절연층과, 상기 개구부와 상기 절연층 상부의 일부영역상에 형성되는 제1도전형의 실리콘층과, 상기 실리콘층의 양측면에 형성되는 스페이서와, 상기 실리콘층내의 상부에 형성되는 제2도전형의 불순물층과, 상기 스페이서 및 불순물층의 상부에 형성되는 아노드 메탈층과, 상기 반도체 기판의 하부에 형성되는 캐소드 메탈층을 구비함을 특징으로 한다.
-
公开(公告)号：KR1019960015969A
公开(公告)日：1996-05-22
申请号：KR1019940025718
申请日：1994-10-07
IPC: H01L29/47
Abstract: 본 발명은 쇼트키정류소자에 관한 것으로, 캐소오드전극에 연결되는 엔형 반도체 기판과, 상기 반도체 기판상에 형성된 엔형 에피층과, 각각은 상기 에피층의 상부로부터 내부로 신장하도록 형성되고 서로 소정거리 이격되며 애노오드전극과 연결되는 적극막에 공통접속되는 다수개의 피형 불순물영역을 가지는 쇼트키 정류소자에 있어서, 상기 피형 불순물영역의 일부를 관통하여 상기 에피층의 내부로 신장하는 트렌치를 형성하고 그 내부를 상기 전극막으로 충전시키며, 상기 트렌치의 하부는 또다른 피형 확산영역에 의해 둘러싸이도록 형성됨을 특징으로 하는 쇼트키 정류소자에 관한 것이다.
-
-
Patent Agency Ranking
公开(公告)号：KR1019990080179A
公开(公告)日：1999-11-05
申请号：KR1019980013244
申请日：1998-04-14
Applicant: 한민구
IPC: H01L29/74
Abstract: 에미터 스위치드 사이리스터의 개선된 구조는, 종래의 에미터 스위치드 사이리스터가 갖는 스냅-백 현상을 최소로 억압하기 위하여, p
- 베이스 확산영역이 세그먼트 구조로 설계되고 각각의 세그먼트 p
- 베이스 확산 영역의 측방향 확산 영역이 서로 연결된다. 그 결과 p
- 베이스의 수평 경로상의 저항이 증가되어 래칭 전류가 종래의 구조에 비해 약 20배 정도로 감소된다.-
公开(公告)号：KR100201919B1
公开(公告)日：1999-06-15
申请号：KR1019960015106
申请日：1996-05-08
IPC: H01L29/78
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야:
표면전계를 감소하여 항복전압특성을 향상시키기 위한 전력 트랜지스터 및 그 제조방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
표면전계를 감소하여 항복전압특성을 향상시키기 위한 전력 트랜지스터 및 그 제조방법을 제공함에있다.
3. 발명의 해결방법의 요지:
반도체 기판상에 제 1도전형의 반도체 영역과, 상기 반도체 영역의 표면상의 소정영역에 형성된 제 2도전형의 제 1도핑영역과, 상기 제 1도핑영역과 드리프트영역을 통하여 이격된 제 1또는 제 2도전형의 제 2도핑영역과, 상기 제 1도핑영역내의 표면상 채널영역을 갖도록 형성된 제 1도전형의 제 3도핑영역과, 상기 채널영역과 이 영역과 접한 상기 드리프트영역의 일부상에 산화막을 통하여 형성된 게이트층을 가지는 전력 트랜지스터에 있어서, 상기 게이트층이 형성된 산화막은 상기 드리프트영역상에서 상기 채널영역에 인접한 부분으로부터 두꺼워지는 소정양의 경사를 가짐으로써 항복전압이 증가됨을 요지로 한다.
4. 발명의 중요한 용도:
전력 트랜지스터 및 그 제조방법에 적합하다.-
公开(公告)号：KR1019950034827A
公开(公告)日：1995-12-28
申请号：KR1019940011788
申请日：1994-05-28
IPC: H01L29/73
Abstract: 본 발명은 절연게이트 바이폴라 트랜지스터에 관한 것으로, 문턱전압의 변동없이 래치업전류를 높이기 위하여, 래치업에 영향을 미치는 소오스영역 하부의 몸체영역에 상기 몸체보다 고농도의 불순물농도를 갖는 매몰영역을 고에너지의 이온주입으로 형성하여 줌으로써, 래치업이 발생되는 임계치전류가 높아지는 절연게이트 바이폴라 트랜지스터를 제공한다.
-
-
公开(公告)号：KR100275205B1
公开(公告)日：2001-01-15
申请号：KR1019980013244
申请日：1998-04-14
Applicant: 한민구
IPC: H01L29/74
Abstract: PURPOSE: An improved structure of an emitter switched thyristor and a fabricating method thereof are provided to reduce the amount of latching current by restricting an operating region of a transistor. CONSTITUTION: A buffer layer(2) of the second conductive type is formed on a substrate(1) of the first conductive type. A base region(3) of the second conductive type is formed on the buffer layer(2) of the second conductive type. A cathode region(4) of the first conductive type is formed partially on the base region(3) of the second conductive type. Channel regions(CH1,CH2) are located on a base diffusion region(5) of the first conductive type. The base diffusion region(5) of the first conductive type is formed between a side diffusion portion of the cathode region(4) and an upper surface of the base region(3). A floating emitter(6,12) is formed within each segment well(5-1,5-2,5-3) of the base diffusion region(5). The floating emitter(6,12) is formed with a pocket well(6-1,6-2,6-3) and a conductive layer(12). A source region(71) of the second conductive type is formed on an intersection portion between the cathode region(4) and the base diffusion region(5-4). The first and the second MOS gates(9,8) are formed on the channel regions(CH1,CH2).
Abstract translation: 目的：提供一种发射极开关晶闸管的改进结构及其制造方法，以通过限制晶体管的工作区来减少锁存电流的量。 构成：在第一导电类型的衬底（1）上形成第二导电类型的缓冲层（2）。 第二导电类型的基极区域（3）形成在第二导电类型的缓冲层（2）上。 第一导电类型的阴极区域（4）部分地形成在第二导电类型的基极区域（3）上。 通道区域（CH1，CH2）位于第一导电类型的基极扩散区域（5）上。 第一导电类型的基极扩散区域（5）形成在阴极区域（4）的侧向扩散部分和基极区域（3）的上表面之间。 在基极扩散区（5）的每个段阱（5-1,5-2,5-3）内形成浮置发射极（6,12）。 浮动发射器（6,12）形成有口袋（6-1,6-2,6-3）和导电层（12）。 第二导电类型的源极区域（71）形成在阴极区域（4）和基底扩散区域（5-4）之间的交叉部分上。 第一和第二MOS栅极（9,8）形成在沟道区域（CH1，CH2）上。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.019 seconds)
