公开(公告)号：DE102009046248A1

公开(公告)日：2011-05-12

申请号：DE102009046248

申请日：2009-10-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： HEINRICH JENS ,  RICHTER RALF ,  FROHBERG KAI

IPC: H01L29/423 ,  H01L21/8234

Abstract: In einem Austauschgateverfahren wird das Halbleitermaterial der Gateelektrodenstruktur effizient während eines nasschemischen Ätzprozesses entfernt, während dieses Material in elektronischen Sicherungen im Wesentlichen beibehalten wird. Folglich können gut etablierte halbleiterbasierte elektronische Sicherungen eingesetzt werden, anstatt dass aufwendige metallbasierte Sicherungsstrukturen erforderlich sind. Die Ätzselektivität des Halbleitermaterials wird auf der Grundlage einer Ionenimplantation oder eines Elektronenbeschusses modifiziert.

公开(公告)号：DE102009035419A1

公开(公告)日：2011-02-10

申请号：DE102009035419

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  RICHTER RALF

IPC: H01L27/28 ,  H01L21/8238 ,  H01L51/40

Abstract: Speicherzellen in integrierten Schaltungsbauelementen werden auf der Grundlage funktionaler Moleküle hergestellt, die innerhalb von Kontaktdurchführungsöffnungen auf der Grundlage geeigneter Strukturierungstechniken angeordnet werden, wobei diese Techniken auch zur Herstellung von halbleiterbasierten integrierten Schaltungen eingesetzt werden. Folglich können Speicherzellen auf einer "molekularen" Ebene hergestellt werden, ohne dass äußerst aufwendige Strukturierungsschemata, etwa Elektronenstrahllithographie und dergleichen, erforderlich sind.

公开(公告)号：DE102007052049B4

公开(公告)日：2020-06-18

申请号：DE102007052049

申请日：2007-10-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： RICHTER RALF ,  SEIDEL ROBERT ,  BOEMMELS JUERGEN ,  FOLTYN THOMAS

IPC: H01L21/768 ,  H01L23/522

Abstract: Verfahren mit:Definieren einer lateralen Position einer Zwischenschichtverbindung (122V) zwischen einer ersten Metallschicht (110) mit einer ersten Metallleitung (111A) und einer zweiten Metallschicht (120) eines Halbleiterbauelements (100) mittels einer ersten Maske (140);Bilden einer zweiten Maske (104), die ausgebildet ist, einen Graben (122T) in einem dielektrischen Material (122) mit kleinem ε, das zwischen der ersten (110) und der zweiten (120) Metallschicht gebildet ist, zu definieren, wobei der Graben (122T) einer zweiten Metallleitung (121) der zweiten Metallschicht (120) entspricht, die lateral senkrecht zur ersten Metallleitung (110) orientiert ist; undBilden einer Öffnung für die Zwischenschichtverbindung (122V) und des Grabens (122T) in dem dielektrischen Material (122) mit kleinem ε in einem gemeinsamen Ätzprozess, wobei eine laterale Größe der Öffnung in einer Breitenrichtung (125A) der ersten Metallleitung (121) größer ist als eine Breite der ersten Metallleitung (121) und in der zur Breitenrichtung lateral senkrechten Richtung (125B) durch den Graben (122T) festgelegt ist,wobei die erste Maske (140) über der ersten Metallschicht (110) gebildet wird, bevor das dielektrische Material (122) mit kleinem ε über der ersten Maske (140) gebildet wird, undeine dielektrische Barrierenschicht (113) als letzte Schicht der ersten Metallschicht (110) gebildet wird und die erste Maske (140) unter Verwendung der dielektrischen Barrierenschicht (113) als Ätzstoppschicht während des Strukturierens der darüberliegenden ersten Maske (140) gebildet wird.

公开(公告)号：DE102008044964B4

公开(公告)日：2015-12-17

申请号：DE102008044964

申请日：2008-08-29

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： SEIDEL ROBERT ,  RICHTER RALF

IPC: H01L21/768 ,  H01L23/532

Abstract: Verfahren mit: Bilden einer Öffnung in einem dielektrischen Material (211) mit kleinem &egr; einer Metallisierungsschicht (210) eines Halbleiterbauelements (200); Abscheiden eines Barrierematerials (212B) in der Öffnung; Bilden eines Metallgebiets durch Abscheiden von Kupfer auf dem Barrierematerial (212B); Entfernen eines Teils des Kupfers durch Ausführen eines selektiven Ätzprozesses, um eine Vertiefung (212R) zu bilden; Entfernen des Barrierematerials (212B) von den Seitenwänden der Vertiefung (212R); Bilden von Seitenwandabstandshaltern (214) auf den Seitenwänden der Vertiefung (212R), die von dem Barrierematerial (212B) befreit worden sind; wobei die Seitenwandabstandshalter durch Abscheiden eines Seitenwandabstandshaltermaterials und anschließendes anisotropes Ätzen gebildet werden; und Bilden eines Deckmaterials (213) zumindest in der Vertiefung (212R) und auf den Seitenwandabstandshaltern (214).

公开(公告)号：DE102010030756B4

公开(公告)日：2013-06-06

申请号：DE102010030756

申请日：2010-06-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： RICHTER RALF ,  FROHBERG KAI

IPC: H01L21/283 ,  H01L21/3105 ,  H01L29/423

Abstract: Verfahren mit: Bilden einer Siliziumdioxid-Ätzstoppschicht und einer dielektrischen Schicht über einer Gateelektrodenstruktur eines Transistors, wobei die Gateelektrodenstruktur ein Platzhaltermaterial und eine über dem Platzhaltermaterial ausgebildete dielektrische Deckschicht aufweist, wobei die dielektrische Deckschicht und die dielektrische Schicht ein gemeinsames dielektrisches Basismaterial in Form von Siliziumnitrid aufweisen, wobei die Siliziumdioxid-Ätzstoppschicht eine Dicke von 10 nm oder weniger aufweist; Einebnen der dielektrischen Schicht durch Entfernen der dielektrischen Deckschicht und eines Teils der dielektrischen Schicht derart, dass eine Oberfläche des Platzhaltermaterials freigelegt ist; Ersetzen des Platzhaltermaterials durch zumindest ein metallenthaltendes Elektrodenmaterial; und Bilden einer Kontaktöffnung in der dielektrischen Schicht und Verwenden der Siliziumdioxid-Ätzstoppschicht als Ätzstopp.

公开(公告)号：DE102009035438B4

公开(公告)日：2013-02-07

申请号：DE102009035438

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KAMMLER THORSTEN ,  RICHTER RALF ,  LENSKI MARKUS ,  GRASSHOFF GUNTER

IPC: H01L21/311 ,  H01L21/265 ,  H01L21/316

Abstract: Verfahren mit: Bilden eines Abstandshalterschichtstapels (110) über einem Schaltungsstrukturelement (151B), das über einem aktiven Gebiet (102A, 102B) eines Halbleiterbauelements (100) gebildet ist, wobei der Abstandshalterschichtstapel (110) eine Ätzstoppschicht (111) und ein Abstandshaltermaterial (112), das über der Ätzstoppschicht gebildet ist, aufweist, und wobei die Ätzstoppschicht ein dielektrisches Material mit großem &egr; aufweist; und Bilden eines Abstandshalterelements (112S) an Seitenwänden des Schaltungsstrukturelements (151B) durch Ausführen eines plasmaunterstützten Ätzprozesses und Anwendung der Ätzstoppschicht (111) als ein Ätzstoppmaterial; wobei das dielektrische Material mit großem &egr; eine Dielektrizitätskonstante von ungefähr 10.0 oder höher besitzt; und wobei der Ätzwiderstand des Ätzstoppmaterials durch das dielektrische Material mit großem &egr; erhöht wird.

公开(公告)号：DE102009047309B4

公开(公告)日：2012-01-26

申请号：DE102009047309

申请日：2009-11-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： HEINRICH JENS ,  SELIGER FRANK ,  RICHTER RALF ,  LENSKI MARKUS

IPC: H01L21/283 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8238

Abstract: Verfahren mit: Bilden einer Gateelektrodenstruktur (260a) eines Transistors (250a) über einem Halbleitergebiet eines Halbleiterbauelements (200), wobei die Gateelektrodenstruktur (260a) eine Gateisolationsschicht (261) mit einem dielektrischen Material mit großem &egr;, ein auf der Gateisolationsschicht (261) gebildetes metallenthaltendes Deckmaterial (262a), ein über dem Deckmaterial (262a) gebildetes Elektrodenmaterial (263), eine über dem Elektrodenmaterial (263) gebildete dielektrische Deckschicht (264) und eine Seitenwandabstandshalterstruktur (265) aufweist; Bilden eines Opferfüllmaterials über dem Halbleitergebiet und der Gateelektrodenstruktur (260a); Entfernen eines Teils des Opferfüllmaterials, um zumindest eine obere Fläche der dielektrischen Deckschicht (264) freizulegen; Entfernen der dielektrischen Deckschicht (264) in Anwesenheit eines verbleibenden Teils (210b) des Opferfüllmaterials; Entfernen des Opferfüllmaterials; und Bilden einer verformungsinduzierenden Halbleiterlegierung (251) in dem Halbleitergebiet in Anwesenheit der Gateelektrodenstruktur (260a) und Verwenden der dielektrischen Deckschicht (264) und der Seitenwandabstandshalterstruktur (265) als eine Maske.

公开(公告)号：DE102009006881B4

公开(公告)日：2011-09-01

申请号：DE102009006881

申请日：2009-01-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： RICHTER RALF ,  FROHBERG KAI ,  SCHUEHRER HOLGER

IPC: H01L21/283 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/092

Abstract: Verfahren mit: Bilden einer Kontaktöffnung in einem dielektrischem Zwischenschichtmaterial eines Halbleiterbauelements, wobei die Kontaktöffnung sich bis zu einem Kontaktgebiet eines Halbleitergebiets erstreckt, wobei das dielektrische Zwischenschichtmaterial ein verspanntes dielektrisches Material zum Erzeugen einer Verformung in dem Halbleitergebiet aufweist; Bilden eines dielektrischen Beschichtungsmaterials zumindest teilweise auf inneren Seitenwänden der Kontaktöffnung, wobei das dielektrische Beschichtungsmaterial durch Ausführen eines subatmosphärischen chemischen Dampfabscheideprozesses (SA-CVD) unter Anwendung von TEOS als Vorstufenmaterial gebildet wird; Abtragen des dielektrischen Beschichtungsmaterials von der Unterseite der Kontaktöffnung, um Bereiche des Kontaktgebietes freizulegen; und Füllen der Kontaktöffnung mit einem metallenthaltenden Material.

公开(公告)号：DE102009031111B4

公开(公告)日：2011-04-28

申请号：DE102009031111

申请日：2009-06-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： RICHTER RALF ,  FROHBERG KAI ,  SCHUEHRER HOLGER

IPC: H01L27/092 ,  H01L21/283 ,  H01L21/336 ,  H01L23/535

公开(公告)号：DE102009035436A1

公开(公告)日：2011-02-03

申请号：DE102009035436

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  RICHTER RALF

IPC: H01L23/522 ,  H01L21/60

Abstract: In einer gestapelten Chipkonfiguration wird die "Interchip"-Verbindung auf der Grundlage funktionaler Moleküle eingerichtet, wodurch schnelle und platzsparende Kommunikationswege zwischen den unterschiedlichen Halbleiterchips geschaffen werden.