公开(公告)号：DE112018000832T5

公开(公告)日：2019-10-31

申请号：DE112018000832

申请日：2018-04-19

Applicant: IBM

Inventor： MOCHIZUKI SHOGO ,  LEE CHOONGHYUN ,  BAO RUQIANG ,  JAGANNATHAN HEMANTH

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

Abstract: Ausführungsformen beziehen sich auf ein Verfahren und resultierende Strukturen für einen vertikalen Feldeffekttransistor (VFET) mit einem verringerten Widerstand eines unten liegenden Kontakts. Ein mehrschichtiger, unten liegender, dotierter Bereich, der abwechselnde dotierte Schichten und dotierte Opferschichten aufweist, wird auf einem Substrat ausgebildet. Ein oder mehrere Hohlräume werden durch Entfernen von Abschnitten der dotierten Opferschichten ausgebildet. Ein unten liegender Kontakt wird über dem mehrschichtigen, unten liegenden, dotierten Bereich ausgebildet. Der unten liegende Kontakt beinhaltet einen oder mehrere leitfähige Flansche, die die Hohlräume füllen.

公开(公告)号：DE112017000171T5

公开(公告)日：2018-06-28

申请号：DE112017000171

申请日：2017-01-06

Applicant: IBM

Inventor： BAO RUQIANG ,  KRISHNAN SIDDARTH ,  KWON UNOH ,  NARAYANAN VIJAY

IPC: H01L29/49 ,  H01L21/8238 ,  H01L27/092

Abstract: Ein Verfahren zum Herstellen eines Gate-Stapels einer Halbleitereinheit weist Folgendes auf: Bilden einer ersten dielektrischen Schicht über einem Kanalbereich der Einheit, Bilden einer Barrierenschicht über der ersten dielektrischen Schicht, Bilden einer ersten Gate-Metall-Schicht über der Barrierenschicht, Bilden einer Abdeckschicht über der ersten Gate-Metall-Schicht, Entfernen von Bereichen der Barrierenschicht, der ersten Gate-Metall-Schicht und der Abdeckschicht, um einen Bereich der ersten dielektrischen Schicht in einem Feldeffekttransistor-Bereich vom p-Typ (einem p-FET-Bereich) des Gate-Stapels freizulegen, Abscheiden einer ersten Nitridschicht auf freigelegten Bereichen der Abdeckschicht und der ersten dielektrischen Schicht, Abscheiden einer Einfangschicht auf der ersten Nitrid-Schicht, Abscheiden einer zweiten Nitrid-Schicht auf der Einfangschicht sowie Abscheiden eines Gate-Elektroden-Materials auf der zweiten Nitrid-Schicht.

公开(公告)号：DE112016004645T5

公开(公告)日：2018-06-28

申请号：DE112016004645

申请日：2016-11-22

Applicant: IBM

Inventor： BAO RUQIANG ,  KRISHNAN SIDDARTH ,  KWON UNOH ,  NARAYANAN VIJAY

IPC: H01L29/00 ,  H01L21/28

Abstract: Ein Verfahren zum Herstellen eines Gate-Stapels einer Halbleitereinheit weist Folgendes auf: Bilden einer ersten dielektrischen Schicht über einem Kanalbereich der Einheit, Bilden einer ersten Nitrid-Schicht über der ersten dielektrischen Schicht, Bilden einer ersten Gate-Metall-Schicht über der ersten Nitrid-Schicht, Bilden einer Abdeckschicht über der ersten Gate-Metall-Schicht, Entfernen von Bereichen der Abdeckschicht und der ersten Gate-Metall-Schicht, um einen Bereich der ersten Nitrid-Schicht in einem Feldeffekttransistor-Bereich vom p-Typ (einem p-FET-Bereich) des Gate-Stapels freizulegen, Abscheiden einer Einfangschicht auf der ersten Nitrid-Schicht und der Abdeckschicht, Abscheiden einer zweiten Nitrid-Schicht auf der Einfangschicht sowie Abscheiden eines Gate-Elektroden-Materials auf der zweiten Nitrid-Schicht.