Address/command chip synchronized autonomous data chip address sequencer for a distributed buffer memory system

    公开(公告)号:GB2582497A

    公开(公告)日:2020-09-23

    申请号:GB202008475

    申请日:2018-11-22

    Applicant: IBM

    Abstract: One or more memory systems, architectural structures, and/or methods of storing information in memory devices is disclosed to improve the data bandwidth and or to reduce the load on the communications links in a memory system. The system may include one or more memory devices, one or more memory control circuits and one or more data buffer circuits. In one embodiment, the Host only transmits data over its communications link with the data buffer circuit. In one aspect, the memory control circuit does not send a control signal to the data buffer circuits. In one aspect, the memory control circuit and the data buffer circuits each maintain a separate state machine-driven address pointer or local address sequencer, which contains the same tags in the same sequence. In another aspect, a resynchronization method is disclosed.

    INSTRUCCION DECIMAL DE MULTIPLICACION Y DESPLAZAMIENTO.

    公开(公告)号:MX2019003610A

    公开(公告)日:2019-06-17

    申请号:MX2019003610

    申请日:2017-09-21

    Applicant: IBM

    Abstract: Se ejecuta una instrucción para llevar a cabo una operación de multiplicación y desplazamiento. La ejecución incluye multiplicar un primer valor y un segundo valor obtenido por la instrucción para obtener un producto. El producto se desplaza en una dirección especificada por una cantidad seleccionada definida por el usuario para proporcionar un resultado, y el resultado se coloca en una ubicación seleccionada. El resultado será utilizado en el procesamiento dentro del entorno de computación.

Patent Agency Ranking