公开(公告)号：DE10337418A1

公开(公告)日：2004-09-23

申请号：DE10337418

申请日：2003-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SEDLAK HOLGER ,  WEDER UWE ,  GEHLE MARCUS ,  ENGL KORBINIAN ,  SIMONS PETER

IPC: H03K5/04 ,  H03K5/06 ,  H03K5/156

Abstract: The integrated digital circuit has a functional part (7) receiving a clock signal with a defined duty cycle, a clock signal generator (8) and a controllable duty cycle change device (2) that forwards the clock signal with altered duty cycle to the functional part, whereby the duty cycle is changed in accordance with a signal applied to the control input (4) of the duty cycle change device.

公开(公告)号：DE102013101490B4

公开(公告)日：2014-05-15

申请号：DE102013101490

申请日：2013-02-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WEDER UWE ,  ENGL KORBINIAN

IPC: G01D5/243 ,  G01K7/00

Abstract: Ein Schaltkreis (100) zum Fühlen einer physikalischen Quantität gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet einen ersten Oszillatorschaltkreis (110-1), der dafür konfiguriert ist, ein erstes Taktsignal (CS1) bereitzustellen, das eine erste Frequenz beinhaltet, die von der physikalischen Quantität abhängig ist, und einen zweiten Oszillatorschaltkreis (110-2), der dafür konfiguriert ist, ein zweites Taktsignal (CS2) bereitzustellen, das eine zweite Frequenz umfasst, die von der physikalischen Quantität abhängig ist. Der Schaltkreis (100) beinhaltet außerdem einen Frequenzkomparatorschaltkreis (120), der dafür konfiguriert ist, ein Frequenzsignal bereitzustellen, das die physikalische Quantität anzeigt, wobei das Frequenzsignal auf der ersten und der zweiten Frequenz basiert, wobei der erste und der zweite Oszillatorschaltkreis (110) dafür konfiguriert sind, das erste (CS1) und das zweite (CS2) Taktsignal dergestalt bereitzustellen, dass aufgrund einer Änderung der physikalischen Quantität eine Frequenz der ersten und der zweiten Frequenz zunimmt, während die andere der ersten bzw. der zweiten Frequenz abnimmt.

公开(公告)号：DE10331570B4

公开(公告)日：2005-09-22

申请号：DE10331570

申请日：2003-07-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SEDLAK HOLGER ,  ENGL KORBINIAN ,  SIMONS PETER ,  UFFMANN DIRK

IPC: H01L23/48 ,  H01L23/50 ,  H01L23/60 ,  H01L23/62

Abstract: Disclosed is a semiconductor chip in which the terminal contact areas (1) and a strip conductor (2) providing ESD protection are grouped together in a narrowly confined zone (3) by passing the contact wires (4) to additional terminal contact areas (5) of a housing via at least two edges of the chip so as to save on the surface required.