公开(公告)号：DE102009013331B4

公开(公告)日：2019-01-17

申请号：DE102009013331

申请日：2009-03-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DOMANSKI KRZYSZTOF ,  ESMARK KAI ,  RUSS CHRISTIAN DR

IPC: H01L23/60 ,  H01L21/822 ,  H01L29/36 ,  H01L29/74

Abstract: Halbleiterbauelement (100; 200), aufweisend:ein ESD-Bauelementgebiet, das innerhalb eines Halbleiterkörpers (102) angeordnet ist;mehrere erste Bauelementgebiete (110; 210) eines ersten Leitfähigkeitstyps, die auf einem zweiten Bauelementgebiet (108; 104) eines zweiten Leitfähigkeitstyps angeordnet sind, wobei der zweite Leitfähigkeitstyp dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei das zweite Bauelementgebiet (108; 104) innerhalb des ESD-Bauelementgebiets angeordnet ist;mehrere dritte Bauelementgebiete (113; 213), die auf dem zweiten Bauelementgebiet angeordnet sind, wobei jedes dritte Bauelementgebiet (113; 213) jeweils zwei Subgebiete (112; 212) vom ersten Leitfähigkeitstyp und ein Subgebiet (114; 214) vom zweiten Leitfähigkeitstyp aufweist, wobei das Subgebiet (114; 214) vom zweiten Leitfähigkeitstyp zwischen den beiden Subgebieten (112; 212) vom ersten Leitfähigkeitstyp angeordnet ist, wobeidie mehreren ersten und dritten Bauelementgebiete (110, 113; 210, 213) so auf dem zweiten Bauelementgebiet (108; 104) verteilt sind, dass die dritten Bauelementgebiete (113; 213) nicht direkt beieinanderliegen;ein viertes Bauelementgebiet (104; 208) vom ersten Leitfähigkeitstyp bei dem zweiten Bauelementgebiet (108; 104), wobei das vierte Bauelementgebiet (104; 208) innerhalb des ESD-Bauelementgebiets angeordnet ist; undein fünftes Bauelementgebiet (106; 206) vom zweiten Leitfähigkeitstyp, das innerhalb des vierten Bauelementgebiets (104; 208) angeordnet ist,wobei die Subgebiete (112; 212) vom ersten Leitfähigkeitstyp, das zweite Bauelementgebiet (108; 104), das vierte Bauelementgebiet (108; 104) und das fünfte Bauelementgebiet (106; 206) ein erstes SCR-Element (SCR1) bilden,wobei die ersten Bauelementgebiete (110; 210), das zweite Bauelementgebiet (108; 104), das vierte Bauelementgebiet (104; 208) und das fünfte Bauelementgebiet (106; 206) ein zweites SCR-Element (SCR2) bilden.

公开(公告)号：DE102009049774B4

公开(公告)日：2017-02-23

申请号：DE102009049774

申请日：2009-06-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN DR ,  PACHA CHRISTIAN DR ,  JENEI SNEZANA DR ,  SCHRÜFER KLAUS DR

IPC: H01L21/8249 ,  H01L23/60 ,  H01L27/06 ,  H01L27/12

Abstract: BiCMOS-Schaltungsanordnung, welche aufweist: • mindestens zwei Schaltungsstufen, • wobei eine erste Schaltungsstufe von den mindestens zwei Schaltungsstufen mit einem Eingangsanschluss der Schaltungsanordnung elektrisch gekoppelt ist, • wobei eine zweite Schaltungsstufe von den mindestens zwei Schaltungsstufen mit einem Ausgangsanschluss der Schaltungsanordnung elektrisch gekoppelt ist, • wobei eine Schaltungsstufe von der ersten Schaltungsstufe und der zweiten Schaltungsstufe ein erstes SEG-Bipolarbauelement aufweist, und • wobei die jeweils andere Schaltungsstufe der ersten Schaltungsstufe und der zweiten Schaltungsstufe ein zweites SEG-Bipolarbauelement oder ein MOS-Bauelement aufweist, • mindestens eine Schutzvorrichtung vor elektrostatischer Entladung, die als ein SEG-Bipolarbauelement oder als ein MOS-Bauelement ausgebildet ist.

公开(公告)号：DE102007063723B4

公开(公告)日：2013-03-28

申请号：DE102007063723

申请日：2007-11-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN DR ,  GOSSNER HARALD DR ,  SCHULZ THOMAS DR

IPC: H01L21/336 ,  H01L21/338 ,  H01L29/78

Abstract: Verfahren zum Silizidieren von Finnen-Strukturen, aufweisend: Bereitstellen einer ersten Finnen-Struktur (2200) mit einem vorgegebenen ersten Wert (WFinne,1) der Finnen-Breite, wobei die erste Finnen-Struktur Teil eines ersten FinFET-Devices ist; Bereitstellen einer zweiten Finnen-Struktur (2230) mit einem vorgegebenen zweiten Wert (WFinne,4) der Finnen-Breite, wobei der zweite Wert von dem ersten Wert verschieden ist und wobei die zweite Finnen-Struktur Teil eines zweiten FinFET-Devices ist; Silizidieren zumindest eines Teils der ersten Finnen-Struktur (2200) und der zweiten Finnen-Struktur (2230), wobei der Grad der Silizidierung jeweils mittels des entsprechenden Wertes (WFinne,1, WFinne,4) der Finnen-Breite gesteuert wird und der erste und zweite Wert (WFinne,1, WFinne,4) der Finnen-Breite so bestimmt werden, dass der Grad der Silizidierung für die erste Finnen-Struktur (2200) und die zweite Finnen-Struktur (2230) verschieden ist, wobei der erste Wert (WFinne,1) der Finnen-Breite so bestimmt wird, dass das Silizidieren zur partiellen Silizidierung des Teils der ersten Finnen-Struktur (2200) führt; und...

公开(公告)号：DE102006062831B4

公开(公告)日：2011-06-30

申请号：DE102006062831

申请日：2006-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD DR ,  SCHULZ THOMAS DR ,  RUSS CHRISTIAN DR ,  KNOBLINGER GERHARD DR

IPC: H01L21/336 ,  H01L29/78

Abstract: Verfahren zum Herstellen eines Drain-Extended-MOS-Feldeffekttransistors, bei dem • auf bzw. über einem Substrat eine Fin-Struktur gebildet wird; • in der Fin-Struktur ein erster dotierter Anschluss-Bereich und ein zweiter dotierter Anschluss-Bereich gebildet werden, wobei der erste Anschluss-Bereich und der zweite Anschluss-Bereich einen ersten Leitfähigkeitstyp aufweisen; • ein erster Body-Bereich und ein zweiter Body-Bereich zwischen dem ersten Anschluss-Bereich und dem zweiten Anschluss-Bereich gebildet werden, wobei der erste Body-Bereich zwischen dem ersten Anschluss-Bereich und dem zweiten Body-Bereich gebildet wird, und wobei der zweite Body-Bereich zwischen dem ersten Body-Bereich und dem zweiten Anschluss-Bereich gebildet wird; • der erste Body-Bereich und der zweite Body-Bereich mittels Einbringens von Dotierstoffatomen dotiert werden, derart, dass der erste Body-Bereich den ersten Leitfähigkeitstyp aufweist, und dass der zweite Body-Bereich einen zu dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp aufweist; • ein Gate-Bereich auf bzw. über dem zweiten Body-Bereich und auf bzw. über zumindest einem Teilbereich des...

公开(公告)号：DE102009045793B4

公开(公告)日：2018-11-08

申请号：DE102009045793

申请日：2009-10-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN DR

IPC: H01L23/60 ,  H05F3/00

Abstract: Halbleiterbauelement, aufweisend:einen ersten Transistor (100), wobei der erste Transistor ein ESD-Schutztransistor ist und eine erste Source-/Drainelektrode und eine zweite Source-/Drainelektrode aufweist, wobei die erste Source-/Drainelektrode an einen ersten Potentialknoten (VDD) gekoppelt ist, wobei die zweite Source-/Drainelektrode an einen zweiten Potentialknoten (VSS) gekoppelt ist;einen ODER-Logikblock (42);wobei ein erster Eingang des ODER-Logikblocks (42) an den ersten Potentialknoten (VDD) mittels eines Kondensators (20) gekoppelt ist, wobei der erste Eingang des ODER-Logikblocks (42) an den zweiten Potentialknoten (VSS) durch einen Widerstand (10) gekoppelt ist;wobei ein zweiter Eingang des ODER-Logikblocks (42) an einen Substraterfassungsknoten des ersten Transistors gekoppelt ist;wobei ein Ausgang des ODER-Logikblocks an eine Gateelektrode des ersten Transistors gekoppelt ist; undwobei der erste Transistor derart eingerichtet ist, dass er für die Dauer eines ESD-Impulses an einem Übergang zwischen einem MOS-Modus und einem Bipolarmodus arbeitet, was zu einem erhöhten Substratpotential führt, wobei das erhöhte Substratpotential zu einer Schaltung geführt wird, von der eine Vorspannung erzeugt wird.

公开(公告)号：DE102009049775B4

公开(公告)日：2017-02-23

申请号：DE102009049775

申请日：2009-06-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN DR ,  PACHA CHRISTIAN DR ,  JENEI SNEZANA DR ,  SCHRÜFER KLAUS DR

IPC: H01L21/8249 ,  H01L23/60 ,  H01L27/06 ,  H01L27/12 ,  H01L29/73

Abstract: Vertikal integriertes elektronisches Bauelement (400), welches als Bipolartransistor ausgebildet ist und aufweist: • einen Body-Bereich (102), welcher einen ersten Teilbereich (402a) und einen zweiten Teilbereich (402b) aufweist; • einen ersten Emitter/Kollektor-Anschlussbereich (403), einen zweiten Emitter/Kollektor-Anschlussbereich (404) und einen Basis-Anschlussbereich (405), • wobei der Basis-Anschlussbereich (405) auf dem ersten Teilbereich (402a) des Body-Bereichs (102) angeordnet ist und der erste Emitter/Kollektor-Anschlussbereich (403) auf dem zweiten Teilbereich (402b) des Body-Bereichs (102) angeordnet ist; • wobei der zweite Emitter/Kollektor-Anschlussbereich (404) über zumindest einem Teilgebiet des Basis-Anschlussbereichs (405) angeordnet ist; und • wobei mindestens zwei der Anschlussbereiche (403, 404, 405) als epitaktisch gewachsene Bereiche gebildet sind.

公开(公告)号：DE102006062981B3

公开(公告)日：2016-03-10

申请号：DE102006062981

申请日：2006-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD DR ,  RUSS CHRISTIAN DR ,  KNOBLINGER GERHARD DR ,  SCHULZ THOMAS DR

IPC: H01L21/336

Abstract: Verfahren zum Herstellen eines elektronischen Bauelementes (1200; 1300; 1400; 1500), bei dem • auf oder über einem Substrat (1201) ein erster dotierter Anschluss-Bereich (1202) und ein zweiter dotierter Anschluss-Bereich (1203) gebildet werden, wobei der erste Anschluss-Bereich (1202) und der zweite Anschluss-Bereich (1203) denselben Leitfähigkeitstyp aufweisen; • ein Body-Bereich (1207) zwischen dem ersten dotierten Anschluss-Bereich (1202) und dem zweiten dotierten Anschluss-Bereich (1203) gebildet wird; • mindestens zwei voneinander getrennte Gate-Bereiche (1206a, 1206b) auf oder über dem Body-Bereich (1207) gebildet werden; • mittels Einbringens von Dotierstoffen in den Body-Bereich (1207) mindestens ein dotierter Teilbereich (1204a) in dem Body-Bereich (1207) gebildet wird, wobei der mindestens eine dotierte Teilbereich (1204a) des Body-Bereiches (1207) denselben Leitfähigkeitstyp wie der erste und zweite Anschlussbereich (1202, 1203) aufweist, wobei das Einbringen der Dotierstoffatome in den Body-Bereich (1207) zum Bilden des mindestens einen dotierten Teilbereichs (1204a) des Body-Bereiches (1207) durch mindestens einen zwischen den mindestens zwei getrennten Gate-Bereichen (1206a, 1206b) ausgebildeten Zwischenbereich (1211) hindurch erfolgt; • mit Hilfe des mindestens einen dotierten Teilbereiches (1204a) ein verdünnter dotierter erster Body-Teilbereich (1204) in dem Body-Bereich (1207) gebildet wird, welcher erste Body-Teilbereich (1204) als erweiterter Drain-Bereich dient; und • der erste Body-Teilbereich (1204) so gebildet wird, dass zwischen dem ersten Body-Teilbereich (1204) und dem zweiten Anschluss-Bereich (1203) ein zweiter Body-Teilbereich (1205) gebildet wird, welcher als Kanal-Bereich dient, so dass ein Drain-Extended-MOS-Feldeffekttransistor gebildet wird.

公开(公告)号：DE102006062914B3

公开(公告)日：2012-07-26

申请号：DE102006062914

申请日：2006-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD DR ,  SCHULZ THOMAS DR ,  RUSS CHRISTIAN DR ,  KNOBLINGER GERHARD DR

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/74 ,  H01L29/78

Abstract: Verfahren zum Herstellen eines Drain-Extended-MOS-Feldeffekttransistors, bei dem • auf bzw. über einem Substrat eine Silizium-auf-Isolator-Struktur gebildet wird; • in der Silizium-auf-Isolator-Struktur ein erster dotierter Anschluss-Bereich und ein zweiter dotierter Anschluss-Bereich gebildet werden, wobei der erste Anschluss-Bereich und der zweite Anschluss-Bereich einen ersten Leitfähigkeitstyp aufweisen und an eine unter dem ersten Anschluss-Bereich und dem zweiten Anschluss-Bereich ausgebildete elektrisch isolierende Schicht der Silizium-auf-Isolator-Struktur angrenzen; • ein erster Body-Bereich und ein zweiter Body-Bereich zwischen dem ersten Anschluss-Bereich und dem zweiten Anschluss-Bereich gebildet werden, wobei der erste Body-Bereich zwischen dem ersten Anschluss-Bereich und dem zweiten Body-Bereich gebildet wird, wobei der zweite Body-Bereich zwischen dem ersten Body-Bereich und dem zweiten Anschluss-Bereich gebildet wird, und wobei der erste Body-Bereich und der zweite Body-Bereich an die elektrisch isolierende Schicht der Silizium-auf-Isolator-Struktur angrenzen; • der erste Body-Bereich und der zweite Body-Bereich mittels Einbringens von Dotierstoffatomen dotiert werden, derart, dass der erste Body-Bereich den ersten...

公开(公告)号：DE102006062831B9

公开(公告)日：2012-05-16

申请号：DE102006062831

申请日：2006-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD DR ,  SCHULZ THOMAS DR ,  RUSS CHRISTIAN DR ,  KNOBLINGER GERHARD DR

IPC: H01L21/336 ,  H01L29/78

Abstract: Verfahren zum Herstellen eines Drain-Extended-MOS-Feldeffekttransistors, bei dem • auf bzw. über einem Substrat eine Fin-Struktur gebildet wird; • in der Fin-Struktur ein erster dotierter Anschluss-Bereich und ein zweiter dotierter Anschluss-Bereich gebildet werden, wobei der erste Anschluss-Bereich und der zweite Anschluss-Bereich einen ersten Leitfähigkeitstyp aufweisen; • ein erster Body-Bereich und ein zweiter Body-Bereich zwischen dem ersten Anschluss-Bereich und dem zweiten Anschluss-Bereich gebildet werden, wobei der erste Body-Bereich zwischen dem ersten Anschluss-Bereich und dem zweiten Body-Bereich gebildet wird, und wobei der zweite Body-Bereich zwischen dem ersten Body-Bereich und dem zweiten Anschluss-Bereich gebildet wird; • der erste Body-Bereich und der zweite Body-Bereich mittels Einbringens von Dotierstoffatomen dotiert werden, derart, dass der erste Body-Bereich den ersten Leitfähigkeitstyp aufweist, und dass der zweite Body-Bereich einen zu dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp aufweist; • ein Gate-Bereich auf bzw. über dem zweiten Body-Bereich und auf bzw. über zumindest einem Teilbereich des...

公开(公告)号：DE102006022105B4

公开(公告)日：2012-03-08

申请号：DE102006022105

申请日：2006-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD DR ,  RUSS CHRISTIAN DR

IPC: H01L23/60 ,  H01L27/12 ,  H01L29/74

Abstract: ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis, mit: • einer Fin-Struktur, welche aufweist: einen ersten Anschluss-Bereich mit einem ersten Leitfähigkeitstyp, einen zweiten Anschluss-Bereich mit einem zu dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp, sowie eine Mehrzahl von nebeneinander ausgebildeten Body-Bereichen, welche zwischen dem ersten Anschluss-Bereich und dem zweiten Anschluss-Bereich ausgebildet sind, wobei die Body-Bereiche abwechselnd den ersten Leitfähigkeitstyp und den zweiten Leitfähigkeitstyp aufweisen und zwischen jeweils zwei benachbarten Body-Bereichen ein pn-Übergang ausgebildet ist, wobei unmittelbar neben dem ersten Anschluss-Bereich ein Body-Bereich ausgebildet ist, welcher Body-Bereich den zweiten Leitfähigkeitstyp aufweist und mit dem ersten Anschluss-Bereich einen pn-Übergang bildet, wobei unmittelbar neben dem zweiten Anschluss-Bereich ein Body-Bereich ausgebildet ist, welcher Body-Bereich den ersten Leitfähigkeitstyp aufweist und mit dem zweiten Anschluss-Bereich einen pn-Übergang bildet, wobei jeder Body-Bereich der Mehrzahl von Body-Bereichen eine Dotierstoffkonzentration aufweist, welche niedriger ist als eine Dotierstoffkonzentration des ersten Anschluss-Bereiches und niedriger ist als eine Dotierstoffkonzentration des zweiten Anschluss-Bereiches, und...