公开(公告)号：DE102009007102B4

公开(公告)日：2019-07-18

申请号：DE102009007102

申请日：2009-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEHMANN GUNTHER DR ,  RUSS CHRISTIAN DR ,  UNGAR FRANZ

IPC: H01L23/525 ,  H01L21/20

Abstract: Elektrische Sicherungs-Vorrichtung (1200), aufweisend:• eine Fin-Struktur (1202), welche einen ersten Fin-Bereich (1202b) und einen zweiten Fin-Bereich (1202c) aufweist, sowie einen schmelzbaren Verbindungsbereich (1212), welcher den ersten und zweiten Fin-Bereich (1202b, 1202c) elektrisch miteinander verbindet,• wobei die Fin-Struktur (1202) eine Fin-Kernstruktur (1050) aufweist sowie eine epitaktische Schicht (1154), welche selektiv auf der Fin-Kernstruktur (1050) in dem ersten und zweiten Fin-Bereich (1202b, 1202c) aber nicht in dem schmelzbaren Verbindungsbereich (1212) ausgebildet ist, so dass die Fin-Struktur (1202) in dem schmelzbaren Verbindungsbereich (1212) eine geringere Weite und eine niedrigere Höhe aufweist als in dem ersten und zweiten Fin-Bereich (1202b, 1202c).

公开(公告)号：DE102006062830B4

公开(公告)日：2015-08-06

申请号：DE102006062830

申请日：2006-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD DR ,  SCHULZ THOMAS DR ,  RUSS CHRISTIAN DR ,  KNOBLINGER GERHARD DR

IPC: H01L21/332 ,  H01L21/265 ,  H01L29/74

Abstract: Verfahren zum Herstellen eines Thyristors (500, 520), bei dem • auf oder über einem Substrat ein erster dotierter Anschluss-Bereich (502) und ein zweiter dotierter Anschluss-Bereich (503) gebildet werden, wobei der erste dotierte Anschluss-Bereich (502) einen ersten Leitfähigkeitstyp aufweist und wobei der zweite dotierte Anschluss-Bereich (503) einen zweiten Leitfähigkeitstyp aufweist; • ein erster Body-Bereich (504) und ein zweiter Body-Bereich (505) zwischen dem ersten Anschluss-Bereich (502) und dem zweiten Anschluss-Bereich (503) gebildet werden, wobei der erste Body-Bereich (504) zwischen dem ersten Anschluss-Bereich (502) und dem zweiten Body-Bereich (505) gebildet wird und der zweite Body-Bereich (505) zwischen dem ersten Body-Bereich (504) und dem zweiten Anschluss-Bereich (503) gebildet wird; • der erste Body-Bereich (504) mittels Einbringens von Dotierstoffatomen des zweiten Leitfähigkeitstyps dotiert wird, und der zweite Body-Bereich (505) mittels Einbringens von Dotierstoffatomen des ersten Leitfähigkeitstyps dotiert wird; • das Einbringen der Dotierstoffatome in die Body-Bereiche unter Verwendung eines Halo-Implantations-Verfahrens erfolgt.

公开(公告)号：DE102008045551B4

公开(公告)日：2018-01-04

申请号：DE102008045551

申请日：2008-09-03

Applicant: IMEC VZW ,  INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN DR ,  THIJS STEVEN ,  TRÉMOUILLES DAVID

IPC: H01L23/60 ,  H01L27/12

Abstract: Elektronischer Schaltkreis, aufweisend: • mindestens einen Feldeffekttransistor, welcher vor elektrostatischen Entladungsereignissen zu schützen ist; und • mindestens einen Schutz-Feldeffekttransistor, wobei der Schutz-Feldeffekttransistor eine Kristallorientierung aufweist, die von einer Kristallorientierung des zu schützenden Feldeffekttransistors verschieden ist, • wobei der zu schützende Feldeffekttransistor und der Schutz-Feldeffekttransistor jeweils eine Fin-Struktur aufweisen, • wobei ein Erweiterungsbereich des zu schützenden Feldeffekttransistors ein erstes Dotierstoffprofil aufweist und wobei ein Erweiterungsbereich des Schutz-Feldeffekttransistors ein zweites Dotierstoffprofil aufweist, welches von dem ersten Dotierstoffprofil verschieden ist; • wobei das erste Dotierstoffprofil erreicht wird, indem erste Dotierstoffimplantate aus mindestens einer ersten Implantationsrichtung in den Erweiterungsbereich des zu schützenden Feldeffekttransistors hinein implantiert werden, und wobei das zweite Dotierstoffprofil erreicht wird, indem zweite Dotierstoffimplantate aus mindestens einer zweiten Implantationsrichtung in den Erweiterungsbereich des Schutz-Feldeffekttransistors hinein implantiert werden, • wobei die mindestens eine erste Implantationsrichtung senkrecht bezüglich einer Längsachse und geneigt bezüglich einer Seitenwandnormale der Fin-Struktur. des zu schützenden Feldeffekttransistors ist; und • wobei die mindestens eine zweite Implantationsrichtung senkrecht bezüglich einer Seitenwandnormale und geneigt bezüglich einer Längsachse der Fin-Struktur des Schutz-Feldeffekttransistors ist, oder geneigt bezüglich sowohl der Seitenwandnormale als auch der Längsachse der Fin-Struktur des Schutz-Feldeffekttransistors ist.

公开(公告)号：DE102006022126B4

公开(公告)日：2015-04-09

申请号：DE102006022126

申请日：2006-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD DR ,  SCHULZ THOMAS DR ,  RUSS CHRISTIAN DR ,  KNOBLINGER GERHARD DR

IPC: H01L21/332 ,  H01L21/266 ,  H01L23/62 ,  H01L29/74

Abstract: Verfahren zum Herstellen eines elektronischen Bauelementes (1000; 1100), bei dem • auf oder über einem Substrat (1001) ein erster dotierter Anschluss-Bereich (1002) und ein zweiter dotierter Anschluss-Bereich (1003) gebildet werden, wobei der erste dotierte Anschluss-Bereich (1002) einen ersten Leitfähigkeitstyp aufweist und der zweite dotierte Anschluss-Bereich (1003) einen zu dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp aufweist; • ein Body-Bereich (1007) zwischen dem ersten dotierten Anschluss-Bereich (1002) und dem zweiten dotierten Anschluss-Bereich (1003) gebildet wird; • mindestens zwei voneinander getrennte Gate-Bereiche (1006; 1106) auf oder über dem Body-Bereich (1007) gebildet werden; • mittels Einbringens von Dotierstoffen in den Body-Bereich (1007) mindestens ein erster dotierter Teilbereich (1004a) vom zweiten Leitfähigkeitstyp und mindestens ein zweiter dotierter Teilbereich (1005a) vom ersten Leitfähigkeitstyp in dem Body-Bereich (1007) gebildet werden, wobei das Einbringen der Dotierstoffatome in den Body-Bereich (1007) zum Bilden des mindestens einen ersten dotierten Teilbereichs (1004a) und des mindestens einen zweiten dotierten Teilbereichs (1005a) des Body-Bereiches (1007) durch mindestens einen zwischen den mindestens zwei getrennten Gate-Bereichen (1006; 1106) ausgebildeten Zwischenbereich (1011; 1111) hindurch erfolgt, und wobei der mindestens eine erste dotierte Teilbereich (1004a) zwischen dem ersten Anschluss-Bereich (1002) und dem mindestens einen zweiten dotierten Teilbereich (1005a) gebildet wird und der mindestens eine zweite dotierte Teilbereich (1005a) zwischen dem mindestens einen ersten dotierten Teilbereich (1004a) und dem zweiten Anschluss-Bereich (1003) gebildet wird, derart, dass ein Thyristor gebildet wird.

公开(公告)号：DE102005022763B4

公开(公告)日：2018-02-01

申请号：DE102005022763

申请日：2005-05-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN DR ,  SCHULZ THOMAS DR ,  CHAUDHARY NIRMAL

IPC: H01L23/60 ,  G11C7/10 ,  H03K17/16 ,  H03K19/003

Abstract: Elektronische Schaltkreis-Anordnung, • mit einem Pad-Anschluss, • mit einem mit dem Pad-Anschluss elektrisch gekoppelten elektronischen Schaltkreis, welcher aufweist: a) mindestens einen Funktional-Schaltkreis, der mindestens einen Multi-Gate-Funktional-Feldeffekttransistor mit mindestens zwei Gates aufweist, b) mindestens einen ESD-Schutz-Schaltkreis, der mindestens einen Multi-Gate-Schutz-Feldeffekttransistor mit mindestens zwei Gates aufweist, c) wobei der Multi-Gate-Funktional-Feldeffekttransistor und der Multi-Gate-Schutz-Feldeffekttransistor jeweils als Fin-Feldeffekttransistor ausgebildet sind, und d) wobei der Multi-Gate-Schutz-Feldeffekttransistor als teilweise an elektrischen Ladungsträgern verarmter Transistor ausgebildet ist, e) einen Vor-Treiber-Schaltkreis zum Ansteuern eines Gate-Anschlusses des als Treiber-Transistor ausgebildeten Multi-Gate-Funktional-Feldeffekttransistors, wobei der Vor-Treiber-Schaltkreis mit dem Gate-Anschluss des Treiber-Transistors gekoppelt ist, f) wobei der Multi-Gate-Schutz-Feldeffekttransistor zum Triggern des Gate-Anschlusses des Multi-Gate-Funktional-Feldeffekttransistors im ESD-Fall ausgebildet ist, g) wobei die Triggerspannung des Multi-Gate-Schutz-Feldeffekttransistors kleiner ist als die Triggerspannung des Multi-Gate-Funktional-Feldeffekttransistors.

公开(公告)号：DE102007054028B4

公开(公告)日：2017-06-01

申请号：DE102007054028

申请日：2007-11-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN DR ,  GOSSNER HARALD DR ,  SCHULZ THOMAS DR

IPC: H01L29/78 ,  H01L21/336 ,  H01L23/60

Abstract: Feldeffekt-Transistor (1300, 1400, 1500, 1600) mit einer Finnen-Struktur (1350) aufweisend: einen ersten Source/Drain-Bereich (1303, 1403, 1503, 1603) und einen zweiten Source/Drain-Bereich (1304, 1404, 1504, 1604); einen Body-Bereich (1311), welcher innerhalb der Finnen-Struktur und zwischen dem ersten und dem zweiten Source/Drain-Bereich ausgebildet ist; einen metallisch leitfähigen Bereich (1333, 1633), welcher innerhalb eines Teils des ersten Source/Drain-Bereichs ausgebildet ist, wobei der metallisch leitfähige Bereich an den Body-Bereich oder an einen leicht dotierten Bereich (1313), welcher zwischen dem Body-Bereich und dem ersten Source/Drain-Bereich angeordnet ist, angrenzt; und einen Strom-Ballast-Bereich (1344, 1544, 1644), welcher innerhalb eines Teils des zweiten Source/Drain-Bereichs ausgebildet ist.

公开(公告)号：DE102010045325B4

公开(公告)日：2014-12-11

申请号：DE102010045325

申请日：2010-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  DOMANSKI KRZYSZTOF ,  LANGGUTH GERNOT DR ,  RUSS CHRISTIAN DR ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L27/088 ,  H01L29/74

Abstract: ESD-Schutzschaltung (100, 200, 300, 400, 500, 600, 1100), umfassend: einen ersten Transistor (102, 202, 302, 402_1, 502, 502_1, 602) mit einem an eine erste Versorgungsleitung (110, 210, 310, 410, 510, 610, 1110) direkt leitend verbundenen ersten Anschluss (108) und einem an eine zweite Versorgungsleitung (114, 214, 314, 414, 514, 614, 1114) direkt leitend verbundenen Bulk (109); einen zweiten Transistor (104, 204, 304, 404_1, 504, 504_1, 604) mit einem an die zweite Versorgungsleitung direkt leitend verbundenen ersten Anschluss (112), einem an die erste Versorgungsleitung direkt leitend verbundenen Bulk (111) und einem an einen zweiten Anschluss (116) des ersten Transistors direkt leitend verbundenen zweiten Anschluss (118), um einen geschützten Knoten (120, 1120) zu definieren; und ein Strombegrenzungselement (106) mit einem an den geschützten Knoten direkt leitend verbundenen ersten Anschluss (122); und eine an einen zweiten Anschluss (124) des Strombegrenzungselements direkt leitend verbundene primäre ESD-Schutzstufe (152, 652, 752, 952, 1052).

公开(公告)号：DE102009024756B4

公开(公告)日：2013-09-05

申请号：DE102009024756

申请日：2009-06-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN DR ,  PACHA CHRISTIAN DR ,  JENEI SNEZANA DR ,  SCHRUEFER KLAUS DR

IPC: H01L29/73 ,  H01L21/331 ,  H01L21/8222 ,  H01L21/8249

Abstract: Bipolartransistor, der aufweist: • einen Body-Bereich, der eine Finnenstruktur aufweist; • mindestens einen Anschlussbereich, der über mindestens einem Teilgebiet des Body-Bereichs gebildet ist, • wobei der mindestens eine Anschlussbereich als ein epitaktisch gewachsener Bereich gebildet ist; wobei der mindestens eine Anschlussbereich aufweist: • einen ersten Anschlussbereich, der zumindest über einem ersten Teilgebiet des Body-Bereichs gebildet und als ein erster Emitter-/Kollektoranschlussbereich ausgebildet ist; • einen zweiten Anschlussbereich, der zumindest über einem zweiten Teilgebiet des Body-Bereichs gebildet und als ein zweiter Emitter-/Kollektoranschlussbereich ausgebildet ist; und • einen dritten Anschlussbereich, der zumindest über einem dritten Teilgebiet des Body-Bereichs gebildet und als ein Basisanschlussbereich ausgebildet ist.

公开(公告)号：DE102008038552B4

公开(公告)日：2013-07-18

申请号：DE102008038552

申请日：2008-08-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JENEI SNEZANA ,  PACHA CHRISTIAN DR ,  RUSS CHRISTIAN DR ,  SCHRUEFER KLAUS DR

IPC: H01L29/861 ,  H01L21/329

Abstract: Vorrichtung (100, 205, 500, 600, 700, 800, 900), aufweisend: einen halbleitenden Körper (116, 216, 516, 816, 916), wobei der halbleitende Körper (116, 216, 516, 816, 916) ein erstes Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) und ein zweites Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) enthält, wobei das zweite Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) neben dem ersten Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) ausgebildet ist; einen über und auf dem halbleitenden Körper (116, 216, 516, 816, 916) an dem ersten Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) angeordneten epitaxialen Film (122, 222, 522, 822, 922); und einen zwischen dem halbleitenden Körper (116, 216, 516, 816, 916) und dem epitaxialen Film (122, 222, 522, 822, 922) ausgebildeten Diodenübergang (124, 224, 524, 824, 924), wobei der Diodenübergang (124, 224, 524, 824, 924) so konfiguriert ist, dass er eine Vertikaldiodenaktivität durch den Diodenübergang (124, 224, 524, 824, 924) gestattet.

公开(公告)号：DE102005039365B4

公开(公告)日：2022-02-10

申请号：DE102005039365

申请日：2005-08-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD DR ,  RUSS CHRISTIAN DR

IPC: H01L23/60 ,  H01L29/78

Abstract: Gate-gesteuertes Fin-Widerstandselement (201), welches als Pinch-Resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis,• mit einer elektrisch isolierenden Schicht (207); mit einer auf der elektrisch isolierenden Schicht (207) ausgebildeten Fin-Struktur, welche einen ersten Anschlussbereich (202), einen zweiten Anschlussbereich (203) sowie einen zwischen dem ersten Anschlussbereich (202) und dem zweiten Anschlussbereich (203) ausgebildeten Kanalbereich (204) aufweist, wobei die Anschlussbereiche (202, 203) n-dotiert sind und der Kanalbereich (204) als n-dotierter Bereich ausgebildet ist, wobei der Kanalbereich (204) bis hinunter zu der elektrisch isolierenden Schicht (207) dotiert ist, wobei während eines ersten Betriebszustandes des elektrischen Schaltkreises der erste Anschlussbereich (202) mit einer Versorgungsspannung (VDD) elektrisch gekoppelt ist und der zweite Anschlussbereich (203) mit einem Massepotential elektrisch gekoppelt ist, und wobei der erste Betriebszustand ein normaler Betriebszustand des elektrischen Schaltkreises ist;• mit einem zumindest über einem Teil der Oberfläche des Kanalbereiches (204) ausgebildeten Gate-Bereich (205);• mit einem mit dem Gate-Bereich (205) elektrisch gekoppelten Gate-Steuerschaltkreis, welcher ein an dem Gate-Bereich (205) angelegtes elektrisches Potential steuert, derart, dass der Kanalbereich (204) während des ersten Betriebszustandes des elektrischen Schaltkreises abgeschnürt wird, so dass das Gate-gesteuerte Fin-Widerstandselement während des ersten Betriebszustandes des elektrischen Schaltkreises einen hohen elektrischen Widerstand aufweist, und dass das elektrische Potential an dem Gate-Bereich (205) während eines zweiten, durch den Eintritt eines ESD-Ereignisses gekennzeichneten, Betriebszustandes des elektrischen Schaltkreises einem elektrischen Potential an dem ersten Anschlussbereich (202) folgt, so dass das Gate-gesteuerte Fin-Widerstandselement während des zweiten Betriebszustandes des elektrischen Schaltkreises einen niedrigeren elektrischen Widerstand aufweist.