-
11.发明专利
公开(公告)号：DE112014000418T5
公开(公告)日：2015-10-08
申请号：DE112014000418
申请日：2014-01-10
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS P , ALI ISAAC , SUETINOV VIATCHESLAV I , PINSON KEITH
IPC: G06F17/50
Abstract: Verfahren und System zur Implementierung einer Verstärkungssteuerung mit Feinauflösung und minimalen zusätzlichen Schaltungen. Die feine digitale Verstärkungssteuerung kann in Verbindung mit einer groben geschalteten Verstärkung an der Vorstufe eines Abtastempfängers ausgelöst werden. Der Mechanismus zur feinen digitalen Verstärkungssteuerung ist konfiguriert, ein Eingangssignal zu empfangen und auf das empfangene Eingangssignal angewandte Verstärkungen zu moderieren. Der Ausgang eines rauscharmen Verstärkers (LNA) ist mit einem geschalteten Dämpfungsglied verbunden, das feine gestufte Verstärkungssteuerung bereitstellt. Der Ausgang dieser Stufe ist mit der Schaltstufe verbunden, deren Ausgang mit einem Ladungsumverteilungs-Iterationsregister-Digital-zu-Analog-Wandler (SAR ADC) verbunden ist, der konfiguriert ist, eine analoge Wellenform in eine digitale Repräsentation umzuwandeln.
-
公开(公告)号：DE102013109683A1
公开(公告)日：2014-04-03
申请号：DE102013109683
申请日：2013-09-05
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS P , ALI ISAAC , PINSON KEITH , SUETINOV VIACHESLAV I
IPC: H03M1/38
Abstract: Ausführungsformen können Logik wie etwa Hardware und/oder Code zur schnellen Analog-Digital-Umsetzung eines Signals umfassen. Viele Ausführungsformen empfangen ein Analogsignal als Eingangssignal eines Abtastempfängers. Der Abtastempfänger kann einen Analog-Digital-Umsetzer bzw. ADC mit Register der sukzessiven Approximation bzw. SAR implementieren, um die digitale Ausgabe zu produzieren. Ausführungsformen können einen Komparator des SAR-ADC während eines Abtastmodus umbeauftragen, um eine digitale Komparatorausgabe zu erzeugen, die einen Vergleich einer Spannung der Ladung auf einer Kapazität des DAC mit einer Schwellenreferenzspannung repräsentiert. Bei weiteren Ausführungsformen wird die digitale Komparatorausgabe an den Eingang von Logik zur automatischen Verstärkungsregelung bzw. AGC angelegt. Die AGC-Logik empfängt das digitale Komparatorsignal, das einen Abtastwert eines Abtastzyklus mit mehreren Abtastwerten repräsentiert, wodurch die AGC-Logik ein Verstärkungsregelsignal erzeugen kann, das sowohl auf insgesamt zusammengesetzte Durchschnitts- als auch auf Spitzenamplituden reagiert.
-
13.发明专利
公开(公告)号：DE112014000056B4
公开(公告)日：2020-10-22
申请号：DE112014000056
申请日：2014-01-10
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS P , ALI ISAAC , SUETINOV VIATCHESLAV I , PINSON KEITH
Abstract: Ein Verfahren der Analog-Digital-Wandlung mit sukzessiver Approximation, das Verfahren umfassend:während eines Abtastmodus die Verbindung eines Kondensator-Arrays (155) mit einer Vielzahl von Abtastschaltern (120, 122, 124, 126, 128), die mit einer Vielzahl verstärkter Eingangssignale verbunden sind, undwährend eines Wandlungsmodus die gemeinsame Verbindung des Kondensator-Arrays (155) mit einem Komparator (130) und die Isolierung des Kondensator-Arrays (155) von der Vielzahl der Abtastschalter (120, 122, 124, 126, 128), wobei die Verstärkung für jedes Eingangssignal unabhängig eingestellt werden kann.
-
14.发明专利
公开(公告)号：DE112012006251T5
公开(公告)日：2015-04-16
申请号：DE112012006251
申请日：2012-04-19
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS , ALI ISAAC
IPC: H03M1/12
Abstract: Entsprechend den verschiedenen Ausführungsformen werden ein System, eine Vorrichtung und ein Verfahren präsentiert, die sich auf die Bestimmung und Korrektur der Unausgeglichenheiten zwischen Ausgabeabtastungen eines Arrays von Analog/Digital(A/D)-Wandlern (die als Teil eines Breitband-A/D-W implementiert werden können) beziehen. Ein Statistikmodul und ein Korrekturmodul sind mit dem Array von Analog/Digital-Wandlern verbunden. Das Statistikmodul ist konfiguriert, um digitale Abtastungen von der Vielzahl der Analog/Digital-Wandler zu empfangen und einen statistischen Abtastwert für jeden Analog/Digital-Wandler mittels eines Satzes digitaler Abtastungen, die von diesen empfangen werden, zu erzeugen. Das Korrekturmodul ist zur Bestimmung eines Offsetwertes für mindestens einen der Vielzahl der Analog/Digital-Wandler konfiguriert, indem man den statistischen Abtastwert von mindestens einem der Vielzahl der Analog/Digital-Wandler mit einem Bezugswert vergleicht, und den Offsetwert auf eine digitale Abtastung von mindestens einem dieser Analog/Digital-Wandler anwendet, um eine korrigierte digitale Abtastung zu erzeugen.
-
公开(公告)号：DE112011106002T5
公开(公告)日：2014-09-11
申请号：DE112011106002
申请日：2011-12-22
Applicant: INTEL CORP
Inventor： TALBOT ANDREW D , ALI ISAAC , PERRY COLIN L , AITKEN MATTHEW T , KAN CHI MAN , MUDD MARK S , MARTIN ALAN J , COWLEY NICHOLAS P , PINSON KEITH , SPINKS STEPHEN J , BARBER WILLIAM L
Abstract: Ein Dualmodus-Spannungsregler gemäß einer Ausführungsform umfasst einen passiven Regelerschaltkreis; einen Schaltreglerschaltkreis; und eine Steuerschaltung, die dazu eingerichtet ist, Betriebsparameter des Dualmodus-Spannungsreglers zu überwachen und entweder den passiven Reglerschaltkreis oder den Schaltreglerschaltkreis zwischen einem Eingangsspannungsanschluss und einer Ausgangslast selektiv zu koppeln. Die selektive Kopplung basiert auf der Überwachung von Parametern, einschließlich: Strom durch die Ausgangslast, Spannung an dem Eingangsspannungsanschluss und Spannung an der Ausgangslast, sowie die Verfügbarkeit eines Systemtaktsignals.
-
Patent Agency Ranking
公开(公告)号：DE602006000532T2
公开(公告)日：2009-02-19
申请号：DE602006000532
申请日：2006-08-04
Applicant: INTEL CORP
Inventor： SAWYER DAVID ALBERT , COWLEY NICHOLAS PAUL , ALI ISAAC
Abstract: A pulse generator is provided for generating pulses with a selectable variable width and/or delay. The pulse generator comprises an oscillator (3) and a selecting arrangement for selecting how many of a first group (13) of delay elements are connected in series for delaying the oscillator signal (IF clock). Identical delay elements (26) are connected in series to form a second group, whose input receives the oscillator signal (IF clock). A measuring circuit (27) repeatedly measures the delay provided by the second group, for example providing output pulses (IP) whose width or duration (IPD) is equal to the delay. A reference pulse generator (29,30) generates a series of reference pulses (RP), each of which is of a predetermined duration equal to a fraction of the oscillator signal (IF clock) period. A control circuit, such as a charge pump and integrator (28), compares the measurement pulses (IP) and the reference pulses (RP) to generate an error signal which is fed back to timing delay control inputs of all of the delay elements such that the widths of the measurement and reference pulses (IP,RP) are made substantially equal to each other.
-
公开(公告)号：EP2481211A4
公开(公告)日：2014-01-22
申请号：EP10819234
申请日：2010-09-09
Applicant: INTEL CORP
Inventor： COWLEY NICK P , GOLDMAN RICHARD J , ALI ISAAC
CPC classification number: H04N5/50 , H04N21/4263 , H04N21/434 , H04N21/482
-
公开(公告)号：EP2517464A4
公开(公告)日：2013-10-16
申请号：EP10842435
申请日：2010-11-29
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS P , ARAMBEPOLA BERNARD , MARTIN ALAN J , ALI ISAAC
IPC: H04N5/44 , H04N5/50 , H04N21/426 , H04N21/434 , H04N21/438 , H04N21/443
CPC classification number: H04N21/42615 , H04H2201/60 , H04N5/50 , H04N5/765 , H04N21/4263 , H04N21/4347 , H04N21/4382 , H04N21/4383 , H04N21/4436
-
公开(公告)号：EP2446615A4
公开(公告)日：2012-12-12
申请号：EP10797471
申请日：2010-04-20
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS , ALI ISAAC , STEEPER TERRY , MARTIN ALAN J , GRUSZKA DAMIAN , JOHNSON ANDREW
CPC classification number: H03J1/0083 , H04B1/005 , H04B15/00 , H04B2215/065
-
公开(公告)号：DE112012006242T5
公开(公告)日：2014-12-31
申请号：DE112012006242
申请日：2012-04-19
Applicant: INTEL CORP
Inventor： COWLEY NICHOLAS P , ALI ISAAC , BARBER WILLIAM L
Abstract: Ein System zur Signalverstärkung mit aktivem Energiemanagement entsprechend einer Ausführungsform einen ersten Digital-Analog-Wandler (DAC) umfassend, wobei der DAC dazu konfiguriert ist, ein moduliertes Trägersignal bereitzustellen; eine an den ersten DAC gekoppelte Verstärkerschaltung, die dazu konfiguriert ist das modulierte Trägersignal zu verstärken; eine an die Verstärkerschaltung gekoppelte Leistungsendsstufenschaltung, die dazu konfiguriert ist, das verstärkte Signal einem Netzwerk bereitzustellen; einen zweiten DAC, der dazu konfiguriert ist, eine doppelt gleichgerichtete Hüllkurve des modulierten Trägersignals bereitzustellen; und einen Schaltregler mit einem Spannungssollwerteingang, der an den zweiten DAC gekoppelt ist, wobei der Schaltregler dazu konfiguriert ist für die Leistungsendsstufenschaltung eine Versorgungsspannung bereitzustellen und die Versorgungsspannung in Abhängigkeit zur Hüllkurve, die am Spannungssollwerteingang empfangen wird, moduliert wird.
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.022 seconds)
