中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

23 records (took 0.022 seconds)

    Verfahren und Einrichtung für leichtgewichtige Virtualisierungskontexte
    11.
    发明专利
    Verfahren und Einrichtung für leichtgewichtige Virtualisierungskontexte 未知

    公开(公告)号：DE112016004395T5

    公开(公告)日：2018-06-07

    申请号：DE112016004395

    申请日：2016-08-18

    Applicant: INTEL CORP

    Inventor： GUPTA DEEPAK K ,  SAHITA RAVI L ,  HUNTLEY BARRY E

    IPC: G06F21/53 ,  G06F9/455

    Abstract: Ein Prozessor umfasst ein Register zum Speichern eines ersten Zeigers auf eine Kontextdatenstruktur, das einen virtuellen Maschinenkontext angibt, wobei die Kontextdatenstruktur ein erstes Feld zum Speichern eines zweiten Zeigers auf mehrere Bereichswechselsteuerstrukturen (RSCSs, Realm Switch Control Structures) umfasst, und eine Ausführungseinheit, umfassend eine Logikschaltung zum Ausführen einer virtuellen Maschine (VM, Virtual Machine) gemäß dem virtuellen Maschinenkontext, wobei die VM ein Gastbetriebssystem (OS, Operating System), umfassend mehrere Kernelkomponenten, umfasst, und wobei jede RSCS der mehreren RSCSs einen entsprechenden Komponentenkontext angibt, der einer entsprechenden Kernelkomponente der mehreren Kernelkomponenten zugeordnet ist, und eine erste Kernelkomponente der mehreren Kernelkomponenten ausführt durch Verwenden eines von einer ersten RSCS der mehreren RSCSs angegebenen ersten Komponentenkontextes.

    Technologien für deterministischen Codeflussintegritätsschutz
    13.
    发明专利
    Technologien für deterministischen Codeflussintegritätsschutz 未知

    公开(公告)号：DE112017004843T5

    公开(公告)日：2019-06-27

    申请号：DE112017004843

    申请日：2017-08-17

    Applicant: INTEL CORP

    Inventor： KOUNAVIS MICHAEL E ,  DURHAM DAVID M ,  SAHITA RAVI L ,  GREWAL KARANVIR S

    IPC: G06F21/54 ,  G06F21/62 ,  G06F21/64 ,  H04L9/06

    Abstract: Technologien für einen Codeflussintegritätsschutz enthalten einen statischen Analysator, der ein potenzielles Gadget in einen Atomic-Code-Pfad eines geschützten Codes identifiziert. Eine Marker-Instruktion wird nach dem potenziellen Gadget mit einem Parameter eingefügt, der einer Adresse der Marker-Instruktion entspricht, eine Hash-Evaluator-Instruktion wird nach einem Austrittspunkt des Atomic-Code-Pfades mit einem Parameter eingefügt, der der Adresse der Marker-Instruktion entspricht, und eine Vergleichs-Evaluator-Instruktion und eine Hash-Überprüfungsinstruktion werden nach der Hash-Evaluator-Instruktion eingefügt. Eine Ziel-Computervorrichtung führt den geschützten Code aus und aktualisiert einen Pfad-Hash als eine Funktion des Parameters der Marker-Instruktion, bestimmt einen erwarteten Hash-Wert als eine Funktion des Parameters der Hash-Evaluator-Instruktion, und generiert eine Ausnahme, falls der Pfad-Hash und der erwartete Hash-Wert nicht übereinstimmen. Weitere Ausführungsformen werden beschrieben und beansprucht.

    Proteção de dados de saída contra ataques de software maliciosos
    14.
    发明专利
    Proteção de dados de saída contra ataques de software maliciosos 未知

    公开(公告)号：BR102014003201A2

    公开(公告)日：2015-08-04

    申请号：BR102014003201

    申请日：2014-02-11

    Applicant: INTEL CORP

    Inventor： SAHITA RAVI L ,  PHEGADE VINAY ,  COWPERTHWAITE DAVID J

    IPC: G06F21/84 ,  G06Q20/40

    Abstract: Proteção de dados de saída contra ataques de software maliciosos. A presente invenção refere-se a sistemas, aparelho, e métodos, incluindo operações para proteger dados de display de saída contra ataques de softwares maliciosos. O sistema um equipamento de display configurado para exibir dados; um ou mais processadores comunicativamente acoplados ao equipamento de display; uma ou mais memórias de armazenamento comunicativamente acoplados a um ou mais processadores; um espaço de endereço do processo incluindo um display de buifer de armazenamento; um gerenciador windows; e um sprite pipeline compreendendo uma camada de serviço de memória confiável, um dispositivo virtual sprite e uma área de memória virtual sprite associada.

    ATTACK PROTECTION FOR VALID GADGET CONTROL TRANSFERS
    15.
    发明公开
    ATTACK PROTECTION FOR VALID GADGET CONTROL TRANSFERS 审中-公开

    公开(公告)号：EP3210149A4

    公开(公告)日：2018-05-23

    申请号：EP15853035

    申请日：2015-08-27

    Applicant: INTEL CORP

    Inventor： SHANBHOGUE VEDVYAS ,  SAHITA RAVI L ,  BULYGIN YURIY ,  LI XIAONING ,  BRANDT JASON W

    IPC: G06F21/52 ,  G06F21/56

    CPC classification number: G06F21/52

    Abstract: In one embodiment, a processor comprises: a first register to store a first bound value for a stack to be stored in a memory; a second register to store a second bound value for the stack; a checker logic to determine, prior to an exit point at a conclusion of a function to be executed on the processor, whether a value of a stack pointer is within a range between the first bound value and the second bound value; and a logic to prevent a return to a caller of the function if the stack pointer value is not within the range. Other embodiments are described and claimed.

    LINEAR ADDRESS MAPPING PROTECTION
    17.
    发明公开
    LINEAR ADDRESS MAPPING PROTECTION 有权
    保护线性寻址

    公开(公告)号：EP2973194A4

    公开(公告)日：2016-10-19

    申请号：EP14769504

    申请日：2014-03-03

    Applicant: INTEL CORP

    Inventor： BACHWANI REKHA N ,  SAHITA RAVI L ,  DURHAM DAVID M

    IPC: G06F21/56 ,  G06F9/455 ,  G06F21/55

    CPC classification number: G06F21/56 ,  G06F9/45558 ,  G06F21/554 ,  G06F21/563 ,  G06F21/566 ,  G06F2009/45583 ,  G06F2009/45587

    Abstract: Technologies for securing an electronic device include determining addresses of one or more memory pages, injecting for each memory page a portion of identifier data into the memory page, storing an indication of the identifier data injected into each of the memory pages, determining an attempt to access at least one of the memory pages, determining any of the identifier data present on a memory page associated with the attempt, comparing the indication of the identifier data with the determined identifier data present on the memory page, and, based on the comparison, determining whether to allow the access.

    Abstract translation: 用于确保电子设备的技术包括确定一个或多个存储器页面的地址，将每个存储器页面的一部分标识符数据注入存储器页面，存储注入到每个存储器页面中的标识符数据的指示， 访问存储器页面中的至少一个，确定与所述尝试相关联的存储器页面上存在的任何标识符数据，将所述标识符数据的指示与存在于所述存储器页面上的所确定的标识符数据进行比较，并且基于所述比较， 确定是否允许访问。

    MITIGATING UNAUTHORIZED ACCESS TO DATA TRAFFIC
    18.
    发明公开
    MITIGATING UNAUTHORIZED ACCESS TO DATA TRAFFIC 有权
    UNTERDRÜCKUNGVON UNBERECHTIGTEM ZUGRIFF AUF DATENVERKEHR

    公开(公告)号：EP2893450A4

    公开(公告)日：2016-04-27

    申请号：EP13834942

    申请日：2013-09-05

    Applicant: INTEL CORP

    Inventor： GREWAL KARANVIR S ,  SAHITA RAVI L ,  DURHAM DAVID

    IPC: G06F12/14 ,  G06F21/60

    CPC classification number: H04L63/0428 ,  G06F21/52 ,  G06F21/53 ,  G06F21/606 ,  G06F21/78 ,  G06F21/85

    Abstract: One particular example implementation of an apparatus for mitigating unauthorized access to data traffic, comprises: an operating system stack to allocate unprotected kernel transfer buffers; a hypervisor to allocate protected memory data buffers, where data is to be stored in the protected memory data buffers before being copied to the unprotected kernel transfer buffers; and an encoder module to encrypt the data stored in the protected memory data buffers, where the unprotected kernel transfer buffers receive a copy the encrypted data.

    Abstract translation: 用于减轻对数据业务的未经授权访问的装置的一个特定示例实现包括：操作系统栈以分配未受保护的内核传送缓冲器; 分配受保护的存储器数据缓冲器的管理程序，其中将数据存储在受保护的存储器数据缓冲器中，然后被复制到未受保护的内核传输缓冲器; 以及编码器模块，用于加密存储在受保护的存储器数据缓冲器中的数据，其中未受保护的内核传送缓冲器接收到加密数据的副本。

Patent Agency Ranking