-
公开(公告)号：MX2014012112A
公开(公告)日：2016-02-15
申请号：MX2014012112
申请日：2014-10-07
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO
Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC que tiene una longitud de 16200 y un índice de código de 2/15; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC que corresponde a los bits de información al realizar la acumulación con respecto a la segunda memoria al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).
-
公开(公告)号：MX2015006532A
公开(公告)日：2015-11-23
申请号：MX2015006532
申请日：2015-05-22
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO , LEE JAE-YOUNG , LIM BO-MI
IPC: H03M13/27
Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 10/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 256 símbolos.
-
公开(公告)号：MX2015006531A
公开(公告)日：2015-11-23
申请号：MX2015006531
申请日：2015-05-22
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO , LEE JAE-YOUNG , LIM BO-MI
IPC: H03M13/17
Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 3/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para modulación de manipulación por desplazamiento de fase en cuadratura (QPSK).
-
公开(公告)号：MX2015006529A
公开(公告)日：2015-11-23
申请号：MX2015006529
申请日：2015-05-22
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO , LEE JAE-YOUNG , LIM BO-MI
IPC: H03M13/27
Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 16200 y un índice de código de 4/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 16 símbolos.
-
公开(公告)号：CA2892101A1
公开(公告)日：2015-11-22
申请号：CA2892101
申请日：2015-05-21
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KWON SUN-HYOUNG , LIM BO-MI , LEE JAE-YOUNG , KIM HEUNG-MOOK , HUR NAM-HO
Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 16200 and a code rate of 3/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for quadrature phase shift keying (QPSK) modulation.
-
Patent Agency Ranking
公开(公告)号：MX2015001934A
公开(公告)日：2015-10-26
申请号：MX2015001934
申请日：2015-02-12
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO , LEE JAE-YOUNG
IPC: H04N19/89
Abstract: Se divulgan un modulador y un método de modulación que usan una constelación de señal de 16 símbolos no uniforme; el modulador incluye una memoria y un procesador; la memoria recibe una palabra código que corresponde con un código de verificación de paridad de baja densidad (LDPC) que tiene una tasa de código de 4/15; el procesador mapea la palabra código a 16 símbolos de la constelación de señal de 16 símbolos no uniforme sobre una base de 4 bits.
-
公开(公告)号：MX2015002913A
公开(公告)日：2015-09-07
申请号：MX2015002913
申请日：2015-03-05
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KIM HEUNG-MOOK , KWON SUN-HYOUNG , HUR NAM-HO , LEE JAE-YOUNG
Abstract: En la presente descripción se describe un entrelazador de bits, un dispositivo de modulación codificada de bits entrelazados (BICM) y un método de entrelazado de bits; el entrelazador de bits incluye una primera memoria, un procesador y una segunda memoria; la primera memoria almacena una palabra código de revisión de paridad de baja densidad (LDPC) que tiene una longitud de 64800 y un índice de código de 4/15; el procesador genera una palabra código entrelazada al entrelazar la palabra código de LDPC con un criterio de grupo de bits; el tamaño del grupo de bits corresponde a un factor paralelo de la palabra código de LDPC; la segunda memoria proporciona la palabra código entrelazada a un modulador para mapeo de 256 símbolos.
-
公开(公告)号：CA2883547A1
公开(公告)日：2015-09-06
申请号：CA2883547
申请日：2015-03-03
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KWON SUN-HYOUNG , LEE JAE-YOUNG , KIM HEUNG-MOOK , HUR NAM-HO
Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 64800 and a code rate of 4/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for 256-symbol mapping.
-
公开(公告)号：CA2882457A1
公开(公告)日：2015-08-20
申请号：CA2882457
申请日：2015-02-19
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： PARK SUNG-IK , KWON SUN-HYOUNG , LEE JAE-YOUNG , KIM HEUNG-MOOK , HUR NAM-HO
Abstract: A bit interleaver, a bit-interleaved coded modulation (BICM) device and a bit interleaving method are disclosed herein. The bit interleaver includes a first memory, a processor, and a second memory. The first memory stores a low-density parity check (LDPC) codeword having a length of 64800 and a code rate of 5/15. The processor generates an interleaved codeword by interleaving the LDPC codeword on a bit group basis. The size of the bit group corresponds to a parallel factor of the LDPC codeword. The second memory provides the interleaved codeword to a modulator for 64-symbol mapping.
-
20.发明公开APPARATUS OF PREDICTIVE CODING/DECODING USING VIEW-TEMPORAL REFERENCE PICTURE BUFFERS AND METHOD USING THE SAME 审中-公开DEVICE FOR预测编码/解码使用图像ANSICHTSTEMPORALEN参考缓冲器及使用方法
公开(公告)号：EP1905244A4
公开(公告)日：2010-12-01
申请号：EP06783325
申请日：2006-07-18
Applicant: KOREA ELECTRONICS TELECOMM
Inventor： KIM DAE-HEE , HUR NAM-HO , LEE SOO-IN , LEE YUNG-LYUL , KIM JONG-RYUL , CHO SUK-HEE
IPC: H04N19/50 , H04N19/105 , H04N19/134 , H04N19/137 , H04N19/139 , H04N19/177 , H04N19/196 , H04N19/46 , H04N19/463 , H04N19/503 , H04N19/51 , H04N19/513 , H04N19/52 , H04N19/527 , H04N19/593 , H04N19/60 , H04N19/61 , H04N19/70 , H04N19/91
CPC classification number: H04N19/50 , H04N19/114 , H04N19/136 , H04N19/52 , H04N19/527 , H04N19/58 , H04N19/597 , H04N19/60 , H04N19/61 , H04N19/94
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.052 seconds)
