公开(公告)号：MX392029B

公开(公告)日：2025-03-21

申请号：MX2020012178

申请日：2020-11-13

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA ,  ABE KIYOFUMI ,  LIAO RU LING ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TOMA TADAMASA ,  NISHI TAKAHIRO

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: Un codificador (100) parte en bloques mediante el uso de un conjunto de modos de partición de bloque obtenidos al combinar uno o más modos de partición de bloque que definen un tipo de partición. El conjunto de modos de partición de bloque incluye un primer modo de partición que define la dirección de partición y el número de particiones para partir un primer bloque, y un segundo modo de partición de bloque que define la dirección de partición y el número de particiones para partir un segundo bloque el cual es uno de los bloques obtenidos después de que se parte el primer bloque. Cuando el número de particiones del primer modo de partición de bloque es tres, el segundo bloque es un bloque central entre los bloques obtenidos después de partir el primer bloque, y la dirección de partición del segundo modo de partición de bloque es la misma que la dirección de partición del primer modo de partición de bloque, el segundo modo de partición de bloque incluye solo un modo de partición de bloque que indica que el número de particiones es tres.

公开(公告)号：PL3618444T3

公开(公告)日：2025-03-10

申请号：PL18790447

申请日：2018-04-24

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  NISHI TAKAHIRO ,  TOMA TADAMASA ,  KANOH RYUICHI ,  HASHIMOTO TAKASHI

IPC: H04N19/51 ,  H04N19/176 ,  H04N19/52 ,  H04N19/577

公开(公告)号：MX2024004989A

公开(公告)日：2024-05-07

申请号：MX2024004989

申请日：2020-02-18

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LIAO RU LING ,  LI JING YA

IPC: H04N19/537 ,  H04N19/105 ,  H04N19/157 ,  H04N19/96

Abstract: Se proporciona un codificador de imagen el cual incluye conjunto de circuitos y una memoria acoplada al conjunto de circuitos. En operación, el conjunto de circuitos realiza: división de un bloque de imagen en una pluralidad de divisiones que incluyen una primera división que tiene una forma no rectangular (por ejemplo, una forma triangular) y una segunda división; predecir un primer vector de movimiento para la primera división y un segundo vector de movimiento para la segunda división; y codificar la primera división usando el primer vector de movimiento y la segunda división usando el segundo vector de movimiento.

公开(公告)号：MX2024004988A

公开(公告)日：2024-05-07

申请号：MX2024004988

申请日：2020-02-18

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LIAO RU LING ,  LI JING YA

IPC: H04N19/537 ,  H04N19/105 ,  H04N19/157 ,  H04N19/96

Abstract: Se proporciona un codificador de imagen el cual incluye conjunto de circuitos y una memoria acoplada al conjunto de circuitos. En operación, el conjunto de circuitos realiza: división de un bloque de imagen en una pluralidad de divisiones que incluyen una primera división que tiene una forma no rectangular (por ejemplo, una forma triangular) y una segunda división; predecir un primer vector de movimiento para la primera división y un segundo vector de movimiento para la segunda división; y codificar la primera división usando el primer vector de movimiento y la segunda división usando el segundo vector de movimiento.

公开(公告)号：CA3093204C

公开(公告)日：2022-05-24

申请号：CA3093204

申请日：2019-03-04

Applicant: PANASONIC IP CORP AMERICA

Inventor： SHASHIDHAR SUGHOSH PAVAN ,  SUN HAI WEI ,  LIM CHONG SOON ,  LIAO RU LING ,  TEO HAN BOON ,  LI JING YA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  TOMA TADAMASA

IPC: H04N19/119 ,  H04N19/157 ,  H04N19/176

Abstract: A coding device (100) for coding a block to be coded included in a picture is provided with a circuit and a memory. The circuit divides the block to be coded into a first sub-block, a second sub-block, and a third sub-block in a first direction using the memory, the second sub-block being located between the first sub-block and the third sub-block, prohibits the second sub-block from being divided into two partitions in the first direction, and codes the first sub-block, the second sub-block, and the third sub-block.

公开(公告)号：CA3069579C

公开(公告)日：2020-08-25

申请号：CA3069579

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/60 ,  H04N19/124 ,  H04N19/176 ,  H04N19/625

Abstract: A coding device (100) for coding a block to be coded of a picture is provided with a circuit and a memory, wherein the circuit generates a first transformation coefficient using the memory by performing a first transformation on a residual signal of the block to be coded using a first transformation base, generates a second transformation coefficient by performing a second transformation on the first transformation coefficient using a second transformation base when the first transformation base matches a predetermined transformation base, quantizes the second transformation coefficient, and quantizes the first transformation coefficient without performing the second transformation when the first transformation base differs from the predetermined transformation base.

公开(公告)号：CA3100839A1

公开(公告)日：2019-11-28

申请号：CA3100839

申请日：2019-05-09

Applicant: PANASONIC IP CORP AMERICA

Inventor： TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  LIM CHONG SOON ,  SHASHIDHAR SUGHOSH PAVAN ,  LIAO RU LING ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: A coding device (100) performs division into a plurality of blocks by using a block division mode set obtained by combining one or more block division modes which define division types. The block division mode set comprises: a first block division mode in which the number of divisions and the dividing direction for dividing a first block are defined; and a second block division mode in which the number of divisions and the dividing direction for dividing a second block, which is one of blocks acquired by dividing the first block are defined. When a division in the first block mode results in three blocks, the second block is the center block among the blocks acquired by dividing the first block, and the dividing direction of the second block division mode is the same as the dividing direction of the first block division mode, then the second block division mode includes only a block division mode in which a division results in three blocks.

公开(公告)号：PL3609181T3

公开(公告)日：2025-03-17

申请号：PL18780495

申请日：2018-04-04

Applicant: PANASONIC IP CORP AMERICA

Inventor： KANOH RYUICHI ,  NISHI TAKAHIRO ,  TOMA TADAMASA

IPC: H04N19/134 ,  H04N19/117 ,  H04N19/14 ,  H04N19/157 ,  H04N19/176 ,  H04N19/186 ,  H04N19/86

公开(公告)号：MX378073B

公开(公告)日：2025-03-10

申请号：MX2020000031

申请日：2020-01-08

Applicant: PANASONIC IP CORP AMERICA

Inventor： SAITOU HIDEO ,  ABE KIYOFUMI ,  OHKAWA MASATO ,  KANOH RYUICHI ,  TOMA TADAMASA ,  NISHI TAKAHIRO

IPC: H04N19/12 ,  H04N19/124 ,  H04N19/157 ,  H04N19/176 ,  H04N19/18 ,  H04N19/625

Abstract: Se proporciona un codificador (100) que codifica un bloque actual en una imagen que incluye circuitaje y memoria. Usando la memoria, el circuitaje: realiza una primera transformada sobre una señal residual del bloque actual usando una base de primera transformada para generar coeficientes de primera transformada; y realiza una segunda transformada sobre los coeficientes de primera transformada usando una base de segunda transformada para generar coeficientes de segunda transformada y cuantificar los coeficientes de segunda transformada, cuando la base de primera transformada es la misma que una base de transformada predeterminada; y cuantifica los coeficientes de primera transformada sin realizar la segunda transformada cuando la base de primera transformada es diferente de la base de transformada predeterminada.

公开(公告)号：LT3955572T

公开(公告)日：2024-07-25

申请号：LT21199072

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/124 ,  H04N19/157 ,  H04N19/176 ,  H04N19/60 ,  H04N19/625