公开(公告)号：FR2978612B1

公开(公告)日：2013-08-16

申请号：FR1156861

申请日：2011-07-27

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： FAVENNEC LAURENT ,  TOURNIER ARNAUD ,  ROY FRANCOIS

IPC: H01L21/762 ,  H01L27/146

公开(公告)号：FR2979750A1

公开(公告)日：2013-03-08

申请号：FR1157911

申请日：2011-09-07

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： FAVENNEC LAURENT ,  PERROT CEDRIC

IPC: H01L21/301

Abstract: Procédé de réalisation d'au moins une tranchée d'isolation dans un substrat (1) ayant une surface supérieure (10). Le procédé comprend au moins : - la formation, dans l'épaisseur (E) du substrat (1), d'une première cavité (2) ouverte vers la surface supérieure (10) ; - le remplissage total de cette première cavité (2) avec un matériau diélectrique d'un premier type (3) ; - la formation d'une deuxième cavité (4) dans une portion haute (20) de la première cavité (2) ainsi remplie, ladite deuxième cavité (4) étant ouverte vers la face supérieure (10) et présentant un profil sensiblement concave ; - le remplissage total de cette deuxième cavité (4) avec un matériau diélectrique d'un deuxième type (5) ; et - l'aplanissement de la surface libre (6) de la tranchée sensiblement jusqu'au niveau de la surface supérieure (10).

公开(公告)号：FR2979166A1

公开(公告)日：2013-02-22

申请号：FR1157360

申请日：2011-08-16

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： BENOIT DANIEL ,  FAVENNEC LAURENT

IPC: H01L21/8232

Abstract: L'invention concerne un procédé de fabrication d'un transistor MOS dans et sur un substrat semiconducteur (1), comprenant les étapes suivantes : a) former une grille provisoire (5) en silicium polycristallin à la surface du substrat (1) ; b) revêtir la grille provisoire (5) et le substrat (1) d'un empilement d'une couche de nitrure de silicium (13) et d'une couche d'oxyde de silicium (15), la couche d'oxyde de silicium (15) présentant une épaisseur au moins égale à celle de la grille provisoire (5) ; c) aplanir la face supérieure de l'empilement en retirant une partie supérieure de la couche d'oxyde de silicium (15) par polissage mécano-chimique ; et d) retirer une partie supérieure supplémentaire de la couche d'oxyde de silicium (15) et une partie supérieure de la couche de nitrure de silicium (13) par gravure par plasma déporté, ladite gravure étant interrompue lorsque la face supérieure de la grille provisoire (5) est rendue accessible.

公开(公告)号：FR2978612A1

公开(公告)日：2013-02-01

申请号：FR1156861

申请日：2011-07-27

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： FAVENNEC LAURENT ,  TOURNIER ARNAUD ,  ROY FRANCOIS

IPC: H01L21/762 ,  H01L27/146

Abstract: Structure comprenant au moins une tranchée d'isolation (20) de type profonde dans un substrat (1), ladite tranchée étant en périphérie d'au moins une zone active du substrat formant un pixel, la tranchée d'isolation (20) comprenant une cavité (2) remplie d'un matériau diélectrique, les parois internes de la cavité (2) étant recouvertes d'une couche (3) à base d'un matériau dopé bore.