中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

95 records (took 0.027 seconds)

    CAPTEUR ECLAIRE PAR LA FACE ARRIERE A ISOLEMENT PAR JONCTION
    13.
    发明专利
    CAPTEUR ECLAIRE PAR LA FACE ARRIERE A ISOLEMENT PAR JONCTION 未知

    公开(公告)号：FR2974240A1

    公开(公告)日：2012-10-19

    申请号：FR1153183

    申请日：2011-04-12

    Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

    Inventor： MARTY MICHEL ,  PRIMA JENS ,  ROY FRANCOIS

    IPC: H01L27/146

    Abstract: L'invention concerne un procédé de réalisation d'un capteur d'images (31) à éclairement par la face arrière comportant les étapes suivantes : a) former, depuis la face avant, des régions (35) de silicium polycristallin dopé, de type de conductivité opposé à celui du substrat (33), s'étendant en profondeur orthogonalement à ladite face avant ; b) amincir le substrat par sa face arrière jusqu'à atteindre les régions (35) de silicium polycristallin ; c) déposer, sur la face arrière du substrat aminci, une couche de silicium amorphe (41) dopé, de type de conductivité opposé à celui du substrat ; et d) recuire à une température adaptée à transformer la couche de silicium amorphe en une couche (43) cristallisée.

    PROCEDE DE FORMATION D'UN CAPTEUR D'IMAGES ECLAIRE PAR LA FACE ARRIERE
    17.
    发明专利
    PROCEDE DE FORMATION D'UN CAPTEUR D'IMAGES ECLAIRE PAR LA FACE ARRIERE 未知

    公开(公告)号：FR2954587A1

    公开(公告)日：2011-06-24

    申请号：FR0957950

    申请日：2009-11-10

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

    Inventor： MARTY MICHEL ,  LEVERD FRANCOIS

    IPC: H01L27/146 ,  H01L21/768

    Abstract: L'invention concerne un procédé de fabrication d'un capteur d'images éclairé par la face arrière, comprenant les étapes suivantes : (a) former, dans et sur une couche de silicium (14) de type SOI, des composants de capture et de transfert de porteurs photo-générés (24, 26, 27) et des régions d'isolement (28) ; (b) former un empilement de niveaux d'interconnexion (16) sur la couche de silicium (14) et fixer, sur l'empilement d'interconnexion, une poignée semiconductrice (22) ; (c) éliminer le support semiconducteur (10) ; (d) former, dans la couche isolante (12) et la couche de silicium (14), des tranchées (42, 44) atteignant les régions d'isolement ; (e) déposer une couche de silicium amorphe fortement dopée (46) sur les parois et le fond des tranchées et faire cristalliser ladite couche de silicium amorphe (48) ; et (f) remplir les tranchées d'un matériau réfléchissant (50).

    18.
    发明专利
    未知

    公开(公告)号：FR2905519B1

    公开(公告)日：2008-12-19

    申请号：FR0653524

    申请日：2006-08-31

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

    Inventor： CORONEL PHILIPPE ,  MARTY MICHEL

    IPC: H01L21/8236 ,  H01L27/088

    Abstract: A method for manufacturing an integrated circuit containing fully and partially depleted MOS transistors, including the steps of forming similar MOS transistors on a thin silicon layer formed on a silicon-germanium layer resting on a silicon substrate; attaching the upper surface of the structure to a support wafer; eliminating the substrate; depositing a mask and opening this mask at the locations of the fully-depleted transistors; oxidizing the silicon-germanium at the locations of the fully-depleted transistors in conditions such that a condensation phenomenon occurs; and eliminating the oxidized portion and the silicon-germanium portion, whereby there remain transistors with a thinned silicon layer.

    COMPOSANT PASSIF ISOLE DU SUBSTRAT
    19.
    发明专利
    COMPOSANT PASSIF ISOLE DU SUBSTRAT 未知

    公开(公告)号：FR2966284A1

    公开(公告)日：2012-04-20

    申请号：FR1058345

    申请日：2010-10-13

    Applicant: ST MICROELECTRONICS CROLLES 2

    Inventor： GIRAUDIN JEAN-CHRISTOPHE ,  MARTY MICHEL

    IPC: H01L21/768 ,  H01L21/762 ,  H01L23/538

    Abstract: L'invention concerne un procédé de fabrication d'un composant passif (3) dans au moins un niveau de métallisation supérieur (M7) d'un empilement de niveaux de métallisation et de couches isolantes (70b) alternés revêtant un substrat semiconducteur (5) d'une puce (10) de circuits intégrés, les niveaux de métallisation étant reliés par des vias métalliques traversant les couches isolantes, ce procédé comprenant les étapes suivantes : a) former, sous le composant, un réseau (21) d'une ou plusieurs pistes métalliques interconnectées s étendant dans au moins un niveau inférieur ou intermédiaire de métallisation de l'empilement, ce niveau étant disposé entre le substrat (5) et le dit au moins un niveau supérieur ; b) former au moins une zone d'accès (23) reliant le réseau à la face supérieure de l'empilement ; et c) retirer le métal du réseau par gravure sélective.

    METHOD FOR MANUFACTURING SELF-ALIGNED VERTICAL BIPOLAR TRANSISTOR
    20.
    发明专利
    METHOD FOR MANUFACTURING SELF-ALIGNED VERTICAL BIPOLAR TRANSISTOR 失效

    公开(公告)号：JP2001244275A

    公开(公告)日：2001-09-07

    申请号：JP2000283976

    申请日：2000-09-19

    Applicant: ST MICROELECTRONICS SA

    Inventor： CHANTRE ALAIN ,  MARTY MICHEL ,  BAUDRY HELENE

    IPC: H01L29/73 ,  H01L21/205 ,  H01L21/302 ,  H01L21/3065 ,  H01L21/331 ,  H01L29/737

    Abstract: PROBLEM TO BE SOLVED: To provide a method for manufacturing a self-aligned vertical bipolar transistor. SOLUTION: The method for manufacturing the bipolar transistor comprises a process in which a base region 8 having an extrinsic base 800 and an intrinsic base is formed. The method comprises a process which forms an emitter region comprising an emitter block having a comparatively narrow lower part arranged in an emitter window formed above the intrinsic base. When the extrinsic base is formed, the implantation of impurities is executed so as to be self-aligned with respect to the emitter window, by being separated by a predetermined distance from the boundary in the lateral direction of the emitter window on both sides of the emitter window after the emitter window is prescribed and before the emitter block is formed.

Patent Agency Ranking