中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

24 records (took 0.022 seconds)

    TRANSISTOR NMOS A REGION ACTIVE A CONTRAINTES EN COMPRESSION RELACHEES
    11.
    发明专利
    TRANSISTOR NMOS A REGION ACTIVE A CONTRAINTES EN COMPRESSION RELACHEES 未知

    公开(公告)号：FR3007196A1

    公开(公告)日：2014-12-19

    申请号：FR1355478

    申请日：2013-06-13

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

    IPC: H01L21/336 ,  H01L29/772

    Abstract: Le circuit intégré, comprenant un substrat (1) et au moins un composant défavorablement sensible aux contraintes en compression (TRN) disposé au moins partiellement au sein d'une région active (10) du substrat (1) limitée par une région isolante (2), et une région isolante supplémentaire (4) comportant une couche isolante inférieure en compression (40) disposée au-dessus du composant, de la région active et de la région isolante. Le circuit intégré comprend en outre au moins une excroissance (12) disposée au-dessus d'au moins une partie de ladite région isolante (2) et en-dessous de ladite couche isolante inférieure en compression (40).

    PROCEDE DE FABRICATION D'UN TRANSISTOR NMOS AVEC RISQUE REDUIT DE DISLOCATION ET CIRCUIT INTEGRE CORRESPONDANT
    15.
    发明专利
    PROCEDE DE FABRICATION D'UN TRANSISTOR NMOS AVEC RISQUE REDUIT DE DISLOCATION ET CIRCUIT INTEGRE CORRESPONDANT 未知

    公开(公告)号：FR3022688A1

    公开(公告)日：2015-12-25

    申请号：FR1455785

    申请日：2014-06-23

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： RIVERO CHRISTIAN ,  DELALLEAU JULIEN ,  BOUTON GUILHEM

    IPC: H01L29/792 ,  H01L27/00

    Abstract: Le procédé de fabrication comprend une réalisation, au sein d'un substrat semiconducteur, d'une région isolante (2) délimitant une zone active (la), une réalisation d'une région de grille isolée (3) au-dessus de la zone active, une première implantation de dopants dans la zone active de part et d'autre de la région de grille isolée, une réalisation de régions latérales isolantes sur les flancs de la région de grille isolée et une deuxième implantation de dopants dans la zone active, plus profonde que la première implantation, à travers une fenêtre d'implantation (100) débordant de part et d'autre des régions latérales isolantes. La fenêtre d'implantation exclut de la zone active au moins une première zone d'exclusion (101) située d'un côté de la région de grille isolée (3) à distance de la région latérale isolante correspondante (8).

    PROCEDE DE FABRICATION D'UN CIRCUIT INTEGRE DANS UNE TECHNOLOGIE REDUITE PAR RAPPORT A UNE TECHNOLOGIE NATIVE, ET CIRCUIT INTEGRE CORRESPONDANT
    19.
    发明专利
    PROCEDE DE FABRICATION D'UN CIRCUIT INTEGRE DANS UNE TECHNOLOGIE REDUITE PAR RAPPORT A UNE TECHNOLOGIE NATIVE, ET CIRCUIT INTEGRE CORRESPONDANT 未知

    公开(公告)号：FR2985854A1

    公开(公告)日：2013-07-19

    申请号：FR1250506

    申请日：2012-01-18

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： BOUTON GUILHEM ,  BIDAL VIRGINIE

    IPC: H01L21/334 ,  G06F17/50

    Abstract: La réalisation technologique (23) du circuit intégré comprend une réalisation du circuit intégré dans une version technologique réduite d'une technologie native incluant au moins une première compensation dimensionnelle (230) appliquée à la longueur réduite de canal et à la largeur réduite de canal de chaque transistor (TMR) issu d'un transistor, dit « minimum » (TMN), conçu dans la technologie native et ayant dans cette technologie native une longueur initiale de canal égale à une longueur minimale pour ladite technologie native et une largeur initiale de canal égale à une largeur minimale pour ladite technologie native, de façon à obtenir in fine un transistor réalisé (TMRS) ayant une longueur de canal égale à une précision près à ladite longueur initiale de canal et une largeur de canal égale à une précision près à ladite largeur initiale de canal.

    TRANSISTOR MOS A EFFET BOSSE REDUIT
    20.
    发明专利
    TRANSISTOR MOS A EFFET BOSSE REDUIT 未知

    公开(公告)号：FR3069374B1

    公开(公告)日：2020-01-17

    申请号：FR1756937

    申请日：2017-07-21

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL ,  DELALLEAU JULIEN

    IPC: H01L29/772 ,  H01L21/331

    Abstract: Circuit intégré (CI) comprenant au moins un transistor MOS (T3) réalisé sur et dans une zone active (ZA) comportant une région de source (13), une région de drain (11), la zone active (ZA) étant entourée d'une région isolante (10), le transistor ayant une région de grille (14) comprenant deux flancs (FLA, FLB) s'étendant transversalement à la direction source-drain, chevauchant deux bords opposés (BD1, BD2) de la zone active, et possédant au niveau de chaque zone de chevauchement au moins une languette (17) saillant au pied d'au moins un flanc de la région de grille (14) et recouvrant une partie de la zone active et une partie de la région isolante.

Patent Agency Ranking