中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

45 records (took 0.022 seconds)

    PROCEDE DE LECTURE DU PLAN MEMOIRE D'UNE ETIQUETTE SANS CONTACT
    12.
    发明专利
    PROCEDE DE LECTURE DU PLAN MEMOIRE D'UNE ETIQUETTE SANS CONTACT 未知

    公开(公告)号：FR2870619A1

    公开(公告)日：2005-11-25

    申请号：FR0405426

    申请日：2004-05-18

    Applicant: ST MICROELECTRONICS SA

    Inventor： MOREAUX CHRISTOPHE ,  RIZZO PIERRE

    IPC: G06K7/00 ,  G06K19/077

    Abstract: Un Procédé de lecture d'un groupe de mots mémoires dans une mémoire en circuit intégré d'une étiquette sans contact, comprenant l'émission par une unité d'interrogation distante vers l'étiquette sans contact d'une commande spécifique de lecture du groupe de mots mémoires à partir d'une adresse de départ donnée, l'initialisation d'un compteur d'adresse de l'étiquette sans contact à la valeur de l'adresse de départ donnée, et l'émission par l'étiquette sans contact du mot mémoire à l'adresse de départ, ainsi qu'un processus itératif comportant successivement un première étape d'émission par l'unité d'interrogation distante vers l'étiquette sans contact d'un marqueur d'incrémentation reconnaissable par l'étiquette sans contact, une deuxième étape d'incrémentation du compteur d'adresse de l'étiquette sans contact en réponse au marqueur d'incrémentation, et, une troisième étape d'émission par l'étiquette sans contact vers l'unité d'interrogation distante d'une trame de données comprenant le mot mémoire stocké dans la mémoire à l'adresse pointée par la valeur courante du compteur d'adresse.

    17.
    发明专利
    未知

    公开(公告)号：DE60227212D1

    公开(公告)日：2008-08-07

    申请号：DE60227212

    申请日：2002-04-02

    Applicant: ST MICROELECTRONICS SA

    Inventor： KARI AHMED ,  MOREAUX CHRISTOPHE

    IPC: G07C9/00 ,  G06K7/10 ,  G06K19/07

    Abstract: The integrated circuit (CIC) has a comparator (SCOMP) which receives an incoming (RFI) selection code (MV) from a shift register (SREG) and register loading means (CNTR). The comparator also receives the integrated circuit identification (ID) from a series memory (SMEM) and if the two are compatible data in the shift register after shifting (CNTR) are sent to a communication interface (ADC,RFI) at a determined time Independent claims are also included for the following: Smartcard or portable electronic label equipped to execute selective identification request. Method for executing in integrated circuit a selective identification request accompanied by a selection code

    DIVISEUR DE FREQUENCE BINAIRE
    18.
    发明专利
    DIVISEUR DE FREQUENCE BINAIRE 未知

    公开(公告)号：FR2895601A1

    公开(公告)日：2007-06-29

    申请号：FR0513121

    申请日：2005-12-22

    Applicant: ST MICROELECTRONICS SA

    Inventor： MOREAUX CHRISTOPHE ,  KARI AHMED ,  NAURA DAVID ,  RIZZO PIERRE

    IPC: H03K23/66 ,  G06K7/08 ,  H03K21/00

    Abstract: L'invention concerne un diviseur de fréquence binaire (DIVF2) comprenant un compteur (CMPT) cadencé par un signal d'entrée (CK1), des moyens (CP1, CP2) pour comparer un valeur de comptage (VAL) à des première et seconde valeurs de seuil (B2/2, B2/4) et fournir des premier et deuxième signaux de contrôle (DET1, DET2) synchronisés avec des fronts de variation d'un premier type du signal d'entrée (CK1). Selon l'invention, le diviseur comprend des moyens (FFB) pour fournir au moins un troisième signal de contrôle (SDET1, SDET2) décalé d'une demi-période du signal d'entrée (CK1) par rapport à l'un des premier ou second signaux de contrôle (DET1, DET2), et des moyens de contrôle (ALCT) pour générer le signal de sortie (CK2) à partir de signaux de contrôle choisis en fonction de la valeur d'au moins un bit (b1,b0) de plus faible poids de la consigne de division. Application notamment aux transpondeurs UHF.

    PROCEDE DE GENERATION D'UN SIGNAL D'HORLOGE
    20.
    发明专利
    PROCEDE DE GENERATION D'UN SIGNAL D'HORLOGE 未知

    公开(公告)号：FR2890465A1

    公开(公告)日：2007-03-09

    申请号：FR0509082

    申请日：2005-09-06

    Applicant: ST MICROELECTRONICS SA

    Inventor： MOREAUX CHRISTOPHE ,  KARI AHMED ,  NAURA DAVID ,  RIZZO PIERRE

    IPC: G06F1/04 ,  G06K7/08 ,  H04B7/00

    Abstract: L'invention concerne un procédé de génération d'un signal d'horloge comprenant des étapes de : mesure à l'aide d'un premier signal d'horloge (SFo) d'une caractéristique d'un événement de référence (EVT1) dans un signal reçu (RS) ; déterminer à l'aide du premier signal d'horloge, une variation d'une caractéristique d'un second événement (EVT2, D0) dans un signal reçu (RS) ; corriger la mesure (NEVT1, NFC) en fonction de la variation de la caractéristique du second événement ; et générer un second signal d'horloge (SFC) à partir du premier signal d'horloge en fonction de la mesure corrigée (NFC). Application aux circuits d'émission et de réception d'une puce sans contact.

Patent Agency Ranking