METHOD OF CONFIGURING A MEMORY SPACE THAT IS DIVIDED INTO MEMORY AREAS
    1.
    发明申请
    METHOD OF CONFIGURING A MEMORY SPACE THAT IS DIVIDED INTO MEMORY AREAS 审中-公开
    配置一个划分为记忆区域的存储空间的方法

    公开(公告)号:WO2007023213A3

    公开(公告)日:2007-04-12

    申请号:PCT/FR2006001768

    申请日:2006-07-19

    CPC classification number: G06F12/0292

    Abstract: The invention relates to a method of configuring a memory space (MEM), comprising the following steps consisting in: reading a configuration datum (SZ3) in the memory space (MEM) and dividing at least part of the memory space into memory areas (Z1-Z4) as a function of the configuration datum read; and assigning each memory area with an access number (NBK) that is used to access a datum location in the memory area, together with a logical address of the location in the memory area. The invention is suitable for RFID chips.

    Abstract translation: 本发明涉及一种配置存储空间(MEM)的方法,包括以下步骤:读取存储空间(MEM)中的配置数据(SZ3),并将至少部分存储空间划分为存储区域(Z1 -Z4)作为配置数据读取的函数; 以及为每个存储区域分配用于访问存储区域中的数据位置的访问号码(NBK)以及存储区域中的位置的逻辑地址。 本发明适用于RFID芯片。

    2.
    发明专利
    未知

    公开(公告)号:DE602006013582D1

    公开(公告)日:2010-05-27

    申请号:DE602006013582

    申请日:2006-11-29

    Abstract: The method involves producing a direct voltage (Vccp) equal to a fraction of a supply voltage (Vcc) from high frequency antenna signals (S1, S2). Pumping signals (H1, H2) having a frequency lesser than the frequency of the antenna signals are produced using a low voltage oscillator (LVOSC) electrically supplied by the voltage (Vccp). The voltage (Vccp) is boosted using a charging pump (PMP2) driven by the signals (H1, H2) for obtaining the supply voltage. Independent claims are also included for the following: (1) an integrated circuit comprising an electronic circuit (2) an electronic circuit comprising a control unit (3) a portable electronic object comprising an integrated circuit.

    3.
    发明专利
    未知

    公开(公告)号:DE602005010935D1

    公开(公告)日:2008-12-24

    申请号:DE602005010935

    申请日:2005-05-17

    Abstract: The method involves transmitting only once, a word group reading order from a start address to a tag. An address register of the tag is initialized to a value of the address to which the word is then transmitted. An incrementation HTML tag is transmitted to the tag, and the register is then incremented. A data frame with a word stored at address indicated by register`s current value is transmitted towards a remote interrogation unit. An independent claim is also included for a contactless tag.

    PROCEDE D'ECRITURE PAR BLOC DANS UNE MEMOIRE

    公开(公告)号:FR2891653A1

    公开(公告)日:2007-04-06

    申请号:FR0510158

    申请日:2005-10-05

    Abstract: L'invention concerne un procédé d'écriture par bloc dans une mémoire non volatile programmable électriquement, un bloc à écrire dans la mémoire comprenant au moins un mot. Selon l'invention, le procédé comprend des étapes de détermination d'une durée d'écriture d'un mot en divisant une durée fixée d'écriture d'un bloc par le nombre de mots du bloc à écrire, et de commande de la mémoire pour écrire successivement chaque mot (D) dans la mémoire pendant la durée d'écriture.

    PROCEDE DE FABRICATION D'UNE ETIQUETTE ELECTRONIQUE RFID

    公开(公告)号:FR2898999A1

    公开(公告)日:2007-09-28

    申请号:FR0602463

    申请日:2006-03-21

    Abstract: L'invention concerne un procédé de fabrication d'une étiquette électronique destinée à être apposée sur un produit (BL3), comprenant les étapes consistant à faire apparaître, dans un film électriquement conducteur (41) d'une feuille d'emballage, de conditionnement ou de transport du produit (BL3), des zones dépourvues de matière conductrice délimitant dans le film conducteur au moins un motif d'antenne formant une antenne (90) pour étiquette RFID, et connecter à l'antenne (90) une puce en matériau semi-conducteur formant avec l'antenne une étiquette électronique.

    DIVISEUR DE FREQUENCE BINAIRE
    10.
    发明专利

    公开(公告)号:FR2895601A1

    公开(公告)日:2007-06-29

    申请号:FR0513121

    申请日:2005-12-22

    Abstract: L'invention concerne un diviseur de fréquence binaire (DIVF2) comprenant un compteur (CMPT) cadencé par un signal d'entrée (CK1), des moyens (CP1, CP2) pour comparer un valeur de comptage (VAL) à des première et seconde valeurs de seuil (B2/2, B2/4) et fournir des premier et deuxième signaux de contrôle (DET1, DET2) synchronisés avec des fronts de variation d'un premier type du signal d'entrée (CK1). Selon l'invention, le diviseur comprend des moyens (FFB) pour fournir au moins un troisième signal de contrôle (SDET1, SDET2) décalé d'une demi-période du signal d'entrée (CK1) par rapport à l'un des premier ou second signaux de contrôle (DET1, DET2), et des moyens de contrôle (ALCT) pour générer le signal de sortie (CK2) à partir de signaux de contrôle choisis en fonction de la valeur d'au moins un bit (b1,b0) de plus faible poids de la consigne de division. Application notamment aux transpondeurs UHF.

Patent Agency Ranking