Abstract:
The invention relates to a method of configuring a memory space (MEM), comprising the following steps consisting in: reading a configuration datum (SZ3) in the memory space (MEM) and dividing at least part of the memory space into memory areas (Z1-Z4) as a function of the configuration datum read; and assigning each memory area with an access number (NBK) that is used to access a datum location in the memory area, together with a logical address of the location in the memory area. The invention is suitable for RFID chips.
Abstract:
The method involves producing a direct voltage (Vccp) equal to a fraction of a supply voltage (Vcc) from high frequency antenna signals (S1, S2). Pumping signals (H1, H2) having a frequency lesser than the frequency of the antenna signals are produced using a low voltage oscillator (LVOSC) electrically supplied by the voltage (Vccp). The voltage (Vccp) is boosted using a charging pump (PMP2) driven by the signals (H1, H2) for obtaining the supply voltage. Independent claims are also included for the following: (1) an integrated circuit comprising an electronic circuit (2) an electronic circuit comprising a control unit (3) a portable electronic object comprising an integrated circuit.
Abstract:
The method involves transmitting only once, a word group reading order from a start address to a tag. An address register of the tag is initialized to a value of the address to which the word is then transmitted. An incrementation HTML tag is transmitted to the tag, and the register is then incremented. A data frame with a word stored at address indicated by register`s current value is transmitted towards a remote interrogation unit. An independent claim is also included for a contactless tag.
Abstract:
L'invention concerne un procédé d'écriture par bloc dans une mémoire non volatile programmable électriquement, un bloc à écrire dans la mémoire comprenant au moins un mot. Selon l'invention, le procédé comprend des étapes de détermination d'une durée d'écriture d'un mot en divisant une durée fixée d'écriture d'un bloc par le nombre de mots du bloc à écrire, et de commande de la mémoire pour écrire successivement chaque mot (D) dans la mémoire pendant la durée d'écriture.
Abstract:
L'invention concerne un procédé pour moduler l'impédance d'un circuit d'antenne (ACT, W1, W2) fournissant des signaux de pompage (S1, S2) à une pompe de charge (PMP) comprenant au moins un premier étage de pompage (D1, D2, C1, C2) et un dernier étage de pompage (D5, D6, C5, C6), le dernier étage de pompage fournissant une tension continue (Vcc). Selon l'invention, la sortie du premier étage de pompage (D1, D2, C1, C2) est court-circuitée au moyen d'un interrupteur (SW1) et le dernier étage de pompage continue à pomper des charges électriques et fournir la tension continue (Vcc). Application notamment aux transpondeurs passifs RFID.
Abstract:
L'invention concerne un procédé de fabrication d'une étiquette électronique destinée à être apposée sur un produit (BL3), comprenant les étapes consistant à faire apparaître, dans un film électriquement conducteur (41) d'une feuille d'emballage, de conditionnement ou de transport du produit (BL3), des zones dépourvues de matière conductrice délimitant dans le film conducteur au moins un motif d'antenne formant une antenne (90) pour étiquette RFID, et connecter à l'antenne (90) une puce en matériau semi-conducteur formant avec l'antenne une étiquette électronique.
Abstract:
L'invention concerne un diviseur de fréquence binaire (DIVF2) comprenant un compteur (CMPT) cadencé par un signal d'entrée (CK1), des moyens (CP1, CP2) pour comparer un valeur de comptage (VAL) à des première et seconde valeurs de seuil (B2/2, B2/4) et fournir des premier et deuxième signaux de contrôle (DET1, DET2) synchronisés avec des fronts de variation d'un premier type du signal d'entrée (CK1). Selon l'invention, le diviseur comprend des moyens (FFB) pour fournir au moins un troisième signal de contrôle (SDET1, SDET2) décalé d'une demi-période du signal d'entrée (CK1) par rapport à l'un des premier ou second signaux de contrôle (DET1, DET2), et des moyens de contrôle (ALCT) pour générer le signal de sortie (CK2) à partir de signaux de contrôle choisis en fonction de la valeur d'au moins un bit (b1,b0) de plus faible poids de la consigne de division. Application notamment aux transpondeurs UHF.