中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

98 records (took 0.018 seconds)

    Line coding mismatch detection technique
    12.
    发明授权
    Line coding mismatch detection technique 失效
    线编码失配检测技术

    公开(公告)号：US06233225B1

    公开(公告)日：2001-05-15

    申请号：US09097789

    申请日：1998-06-15

    Applicant: David J. Antonello ,  David L. Carter ,  Nino Girardi ,  Robert J. Hofmann ,  Karl T. Koppany ,  Michael J. Lutz ,  Robert F. Merski

    Inventor： David J. Antonello ,  David L. Carter ,  Nino Girardi ,  Robert J. Hofmann ,  Karl T. Koppany ,  Michael J. Lutz ,  Robert F. Merski

    IPC: G01R3108

    CPC classification number: H04L25/4925 ,  H04L1/247

    Abstract: Line coding mismatches on a transmission channel in a telecommunications network will manifest a constant error signature having a certain number of errored seconds, severely errored seconds, unavailable time and lost sync. errors upon the application of a test pattern comprising a sequence of a first, second and third octet, each repeated a prescribed number of times. The first and second octets remain constant regardless of the nature of the transmission channel, while the nature of the third octet varies according to the transmission rate of the DS0 under test and associated DS1 under test. The test pattern will reveal a line coding mismatch. In a B8ZS environment (64 Kbps clear channel capability), the pattern may be run on any DS0 channel within the DS1. In an AMI-with-ZCS environment (56 Kbps or 64 Kbps restricted), the pattern must run on either channel 1 or 24.

    Abstract translation: 电信网络中的传输信道上的线路编码不匹配将显示具有一定数量的错误秒，严重错误秒，不可用时间和丢失同步的恒定错误签名。 在应用包括第一，第二和第三八位字节的序列的测试图案时，每个重复规定次数的错误。 第一个和第二个八位字节保持不变，不管传输信道的性质如何，而第三个八位字节的性质根据正在测试的DS0的传输速率和相关的DS1而变化。 测试模式将显示线路编码不匹配。 在B8ZS环境（64 Kbps清除通道功能）中，模式可以在DS1中的任何DS0通道上运行。 在AMI-with-ZCS环境（限制56 Kbps或64 Kbps）的情况下，模式必须在通道1或24上运行。

    Symbol detection and error correction coding in a local area network
    13.
    发明授权
    Symbol detection and error correction coding in a local area network 失效
    本地区网络中的符号检测和错误校正编码

    公开(公告)号：US5099500A

    公开(公告)日：1992-03-24

    申请号：US257638

    申请日：1988-10-14

    Applicant: Darrell Furlong

    Inventor： Darrell Furlong

    IPC: H04L1/24 ,  H04L25/06

    CPC classification number: H04L25/06 ,  H04L1/247

    Abstract: A symbol detection and correction scheme for local area network modems, especially those which receive one of three symbols at any given time, such as those operating in accordance with the IEEE 802.4 standard. The invention significantly improves the bit error rate observed by the layer above the modem. The modem operates on a received signal with a pair of slicers. One slicer operating as a two-symbol detector, and a second slicer operates as a three-symbol detector. A receiver state machine is used to keep track of which portion of a frame is currently expected to be being received. Depending upon the particular context, one or both of the slicer outputs are used by the state machine to determine which of the three symbols was received. For example, when the receiver is in a state where only one of two data symbols are expected, and no control symbols are expected, only the two-symbol slicer output is used. The three-symbol slicer output, and logical combinations of the three-symbol slicer output and the two-symbol slicer output, are used as other times. The receiver state machine recognizes errors in pseduo-silence, start delimiter, and end-delimiter sequences without reporting such errors to the upper level, thereby greatly decreasing the error rate observed there.

    Abstract translation: 用于局域网调制解调器的符号检测和校正方案，特别是在任何给定时间接收三个符号之一的符号检测和校正方案，例如根据IEEE 802.4标准操作的那些。 本发明显着提高了调制解调器上方的层所观察到的误码率。 调制解调器使用一对切片器对接收到的信号进行操作。 作为双符号检测器操作的一个限幅器，和第二限幅器作为三符号检测器操作。 接收机状态机用于跟踪当前预期正在接收帧的哪个部分。 根据特定的上下文，状态机使用一个或两个限幅器输出来确定三个符号中的哪一个被接收。 例如，当接收机处于仅期望两个数据符号之一并且不期望控制符号的状态时，仅使用双符号限幅器输出。 三符号限幅器输出以及三符号限幅器输出和双符号限幅器输出的逻辑组合被用作其他时间。 接收机状态机识别无声，起始分隔符和结束分隔符序列中的错误，而不向上层报告这样的错误，从而大大降低了在那里观察到的错误率。

    ３位相またはＮ位相アイパターンの指定
    16.
    发明专利
    ３位相またはＮ位相アイパターンの指定 审中-公开
    3规定的相位或N个相位眼图

    公开(公告)号：JP2016541139A

    公开(公告)日：2016-12-28

    申请号：JP2016520621

    申请日：2014-10-07

    Applicant: クアルコム,インコーポレイテッド

    Inventor： ジョージ・アラン・ワイリー ,  チュルキュ・イ

    IPC: H04L25/02

    CPC classification number: H04L7/042 ,  H04L1/205 ,  H04L1/206 ,  H04L1/247 ,  H04L5/20 ,  H04L25/0272 ,  H04L25/0282 ,  H04L25/0294 ,  H04L25/0298 ,  H04L25/4917

    Abstract: マルチワイヤマルチ位相通信リンクに対する試験および測定を容易にするシステム、方法および装置を説明する。情報は、N位相極性符号化シンボル内で送信され、シンボルに対応するアイパターンは、シンボルがシンボルをサンプリングするために使用されるクロックエッジに対応する各シンボルに対するトリガを用いて調整されるように生成され得る。アイパターンは、通信リンク内のセットアップ時間、および通信チャネル能力を定義する他のそのような特性の十分性を決定するために使用され得る。

    Abstract translation: 便于在通信链路上检测和测量多线多相位系统，该方法和装置进行说明。 信息是在N个相位极性编码的符号发送时，对应于该符号，作为一个符号，通过使用触发对应于该时钟边沿每个符号调整眼图案用于采样符号 它可以产生。 眼图可以用于时间中的通信链路，并确定了定义通信信道的容量的其它这样的特征的充分性。

    Detecting circuit of pulse trio
    17.
    发明专利
    Detecting circuit of pulse trio 失效
    检测脉冲三极管的电路

    公开(公告)号：JPS5955663A

    公开(公告)日：1984-03-30

    申请号：JP16485182

    申请日：1982-09-24

    Applicant: Fujitsu Ltd

    Inventor： KUTSUWADA NORIYUKI ,  KAJIWARA SHINJI ,  MOTOI HIDESUKE

    IPC: H04L25/02 ,  H04L1/24

    CPC classification number: H04L1/247

    Abstract: PURPOSE:To detect an appropriate pulse trio with a simple circuit, by providing the circuit with a decoder circuit detecting that the counted value of a counter is ''2'' and a gate circuit detecting that the number of input pulses between violation pulses is ''2''. CONSTITUTION:When a trio string is inputted, the counted value of the counter 12 is ''2'' at the generation of violation error pulses. Namely, the number of unipolar pulses between violation error pulses is ''2''. When the counted value of the counter 12 is ''2'', outputs QA, QC, QD are turned to ''0'' and only an output QB is ''1''. Consequently, the output (d) of an AND gate 14 is turned to the high level and the output (e) of an AND gate 15 to which the output (d) and the output (b) of a violation error detector 11 are inputted is turned to ''1'', the high level, so that the pulse trio is detected.

    Abstract translation: 目的：为了通过简单的电路检测适当的脉冲三重奏，通过为电路提供检测计数器的计数值为“2”的解码器电路和检测违反脉冲之间的输入脉冲数为“ '' 2 ''。 构成：当输入三重串时，计数器12的计数值在产生违规错误脉冲时为“2”。 即，违反误差脉冲之间的单极脉冲数为“2”。 当计数器12的计数值为“2”时，输出QA，QC，QD变为“0”，仅输出QB为“1”。 因此，与门14的输出（d）变为高电平，输入（d）和违反错误检测器11的输出（b）的与门15的输出（e）被输入 被转为“1”，高电平，以便检测到脉冲三重奏。

    HDB3 Code violation detector
    19.
    发明公开
    HDB3 Code violation detector 失效
    HDB3代码违规检测器

    公开(公告)号：EP0474241A2

    公开(公告)日：1992-03-11

    申请号：EP91115081.1

    申请日：1991-09-06

    Applicant: FUJITSU LIMITED

    Inventor： Okuyama, Yuzo ,  Sato, Kazuo ,  Tachibana, Yamato, c/o Fujitsu Communication ,  Motono, Ryuhei, c/o Fujitsu Hokkaido Communication ,  Takeoka, Kazuo, c/o Fujitsu Communication

    IPC: H03M5/18 ,  H04L25/49 ,  H04L1/24

    CPC classification number: H04L25/4925 ,  H03M5/18 ,  H04L1/247

    Abstract: A HDB3 code violation detector includes a converting part (1) for receiving positive polarity data and negative polarity data from a PCM line and for converting a HDB3 code received via the PCM line into an NRZ signal, a first judging part (2) receiving the positive polarity data, the negative polarity data and the NRZ signal, for judging whether or not a pattern of the NRZ signal received from the converting part is possible when the NRZ signal is NRZ "1" and for outputting a judgement result, a second judging part (3) receiving the positive polarity data, the negative polarity data and the NRZ signal, for judging whether or not a pattern of the NRZ signal received from the converting part is possible when the NRZ signal has a maximum of three consecutive NRZ "0"s and for outputting a judgement result, a third judging part (4) receiving the positive polarity data, the negative polarity data and the NRZ signal, for judging whether or not a pattern of the NRZ signal received from the converting part is possible when the NRZ signal has at least four consecutive NRZ "0"s and for outputting a judgement result, and a detecting part (5) for detecting a code violation of the HDB3 code based on the judgement results of the first, second and third judging parts.

    Abstract translation: HDB3码违例检测器包括：转换部分（1），用于从PCM线接收正极性数据和负极性数据，并用于将通过PCM线接收的HDB3码转换为NRZ信号;第一判断部分（2），接收 正极性数据，负极性数据和NRZ信号，当NRZ信号为NRZ“1”时，用于判断从转换部分接收的NRZ信号的模式是否可能并且用于输出判断结果，第二判断 接收正极性数据，负极性数据和NRZ信号的部分（3），用于当NRZ信号具有最大三个连续的NRZ“0”时，判断从转换部分接收的NRZ信号的模式是否可能 并且用于输出判断结果;第三判断部分（4），接收正极性数据，负极性数据和NRZ信号，用于判断从共同接收器接收的NRZ信号的模式 当NRZ信号具有至少四个连续的NRZ“0”并且用于输出判断结果时，反转部分是可能的;以及检测部分（5），用于基于第一，第二和第三比特的判断结果检测HDB3码的码违例， 第二和第三判断部分。

    Regenerator mit Coderegel-Verletzungsprüfer
    20.
    发明公开
    Regenerator mit Coderegel-Verletzungsprüfer 失效
    Regenerator mit Coderegel-Verletzungsprüfer。

    公开(公告)号：EP0044555A1

    公开(公告)日：1982-01-27

    申请号：EP81105704.1

    申请日：1981-07-20

    Applicant: SIEMENS AKTIENGESELLSCHAFT

    Inventor： Jungmeister, Hans Günther, Dr.

    IPC: H04L1/10 ,  H04L25/52

    CPC classification number: H04L25/242 ,  H04L1/247

    Abstract: Zur Betriebsüberwachung in PCM-Strecken wird bei Verwendung eines redundanten Codes von der Möglichkeit Gebrauch gemacht, Fehler durch Verletzungen der Coderegel festzustellen. Bei Umcodierung der Übertragungssignale in den Zwischenregeneratoren der Ubertragungsstrecke ist es notwendig, für jeden einzelnen Regenerator einen Coderegel-Verletzungsprüfer vorzusehen, wodurch der Aufwand in den Regeneratoren ansteigt. Entsprechend der Erfindung ist der Coderegel-Verletzungsprüfer in den Impulsregenerator mit einbezogen, so daß dafür nur ein zusätzliches RS-Flipflop (RSFF), zwei Laufzeitglieder (τ1, τ2) und zwei Gatteranordnungen (NOR1,NOR2) notwendig sind. Die Anwendung der Erfindung erfolgt bei PCM-Strecken mit im AMI-Code vorliegenden Übertragungssignalen und insbesondere bei Übertragungsstrecken mit Schrittgeschwindigkeiten von einigen hundert Mbits.

    Abstract translation: 1.用于PCM信号的再生器发生在AMI代码中，具有两个脉冲D触发器的时间决定装置，其输出可以在幅度和时间方面再次产生两个孤立的单极脉冲串，并且具有代码规则侵权 其特征在于，对于代码规则侵权检查，另外提供了一个RS触发器（RSFF），其复位输入（R）和其设置输入（S）分别分别连接到脉冲D触发器的一个输出端 （DF1，DF2）; RS触发器（RSFF）的输出产生用于再生信号的推挽信号输出（SA），其中可以从每个输出端子获得包含总信息的单极脉冲串; 提供每个具有两个输入的两个栅极布置，并且第一栅极布置的第一输入连接到RS触发器（RSFF）的非反相输出（Q）; 第一门装置的另一输入端连接到连接到RS触发器（RSFF）的复位输入（R）的特定脉冲D触发器的输出端; 第二栅极装置的第一输入端连接到RS触发器（RSFF）的反相输出端（〜Q），而第二栅极装置的另一个输入端连接到特定脉冲D触发器的输出端。 触发器连接到RS触发器（RSFF）的设定输入（S）; 并且栅极布置的输出彼此连接并连接到用于误差信号的输出（F）。

Patent Agency Ranking