-
公开(公告)号：KR1019970009971B1
公开(公告)日：1997-06-19
申请号：KR1019930028479
申请日：1993-12-18
Applicant: 한국전자통신연구원
IPC: H01L21/30
Abstract: The present invention relates to a method of making a diaphragm by using a substrate junction and a silicon substrate's anisotropic etching characteristics. This method includes the steps of preparing substrates (301, 302) different from each other in crystal direction; joining the substrates (301, 302) and making the substrate (301) thin to a given thickness by grinding; forming etching-protecting mask on the substrate (302) and selectively removing the substrate (302) relatively faster than removing the substrate (301) by using the anisotropic etching characteristics.
Abstract translation: 本发明涉及通过使用衬底接合和硅衬底的各向异性蚀刻特性来制造隔膜的方法。 该方法包括在晶体方向上准备彼此不同的衬底（301,302）的步骤; 通过研磨使所述基板（301,302）接合并使所述基板（301）变薄至给定厚度; 在基板（302）上形成蚀刻保护掩模，并且通过使用各向异性蚀刻特性比去除基板（301）相对更快地选择性地移除基板（302）。
-
公开(公告)号：KR1019970006742B1
公开(公告)日：1997-04-29
申请号：KR1019930028481
申请日：1993-12-18
Applicant: 한국전자통신연구원
IPC: H01L29/84
Abstract: A method is described that uses a substrate joining technique and anisotropic etching characteristic of a silicon substrate to fabricate the detection part of a pressure sensor. The method includes of the steps of joining two substrates 201 and 202 having a crystal direction different from each other via an oxide layer 202, making one of the substrates 201 and 202 be the thin film having a thickness of a diaphram 207, forming a pressure receiving part 205 at a desired portion of the the substrates 201 using selective anisotropic etching, and etching the substrates 201 to form a space region 206 between the the substrates 201 and diaphram 207. Thereby, it is possible to form the detection part having a wider section area of diaphram 207 than that of the pressure receiving part 205.
Abstract translation: 描述了使用硅衬底的衬底接合技术和各向异性蚀刻特性来制造压力传感器的检测部分的方法。 该方法包括通过氧化物层202将具有彼此不同的晶体方向的两个基板201和202接合的步骤，使得基板201和202中的一个成为厚度为20μm的薄膜，形成压力 使用选择性各向异性蚀刻在基板201的期望部分处接收部分205，并且蚀刻基板201以在基板201和二角膜207之间形成空间区域206.由此，可以形成具有更宽的检测部分 堤面207的剖面面积大于受压部分205的截面面积。
-
公开(公告)号：KR1019970004214B1
公开(公告)日：1997-03-26
申请号：KR1019930029625
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: H01H59/00
Abstract: The micro relay for operating with low voltage less than 10 V has rapid response speed less than 100 micro second. The relay has a cantilever shape thin metal electrode on SiO2 insulator. The gap between electrodes is less than 2 micro meter to be driven with low voltage. It also uses liquified mercury as upper cover plate to maintain low contact resistance and prolong operation time.
Abstract translation: 用于低于10 V低电压工作的微型继电器，响应速度快于100微秒。 继电器在SiO2绝缘体上具有悬臂形薄金属电极。 电极之间的间隙小于2微米，以低电压驱动。 它还使用液化汞作为上盖板，以保持低接触电阻并延长操作时间。
-
-
公开(公告)号：KR1019960026968A
公开(公告)日：1996-07-22
申请号：KR1019940036359
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 고화질의 액티브 매트릭스 액정표시장치에 유용한 다결정 실리콘에 관한 것으로서, 특히 이중게이트를 구비한 박막트랜지스터 및 그의 제조방법에 관한 것이다.
본 발명은 이중 게이트 구조나 이중채널, 이중 게이트 구조를 갖는 박막 트랜지스터의 게이트 전그과 게이트전극 사이에 있는 활성층의 저항값 즉 N∼채널 박막 트랜지스터의 경우는 n+저항을, P-채널 박막 트랜지스터의 경우는 P+저항값을 각각 n-, p- 저항값으로 조절하여 게이트 전그과 개아트 전극사이의 저항길이를 눌이므로써 소자가 차지하는 면적을 줄임과 동시에 누설전류를 감소 시킬수 있다.-
Patent Agency Ranking
-
-
-
公开(公告)号：KR1019940016581A
公开(公告)日：1994-07-23
申请号：KR1019920025009
申请日：1992-12-22
IPC: H01L21/314
Abstract: 본 발명은 반도체 기판상에 유전체막을 형성하는 방법에 관한 것으로서, 실리콘 기판상에 유전체막을 형성하는 공정과, 불소함유 가스를 유전체막으로 주입하여 유전체막과 실리콘 기판 사이의 계면에 불소가 주입되도록 하는 공정과, 불소주임된 실리콘기판을 열처리하는 공정을 포함한 것이다.
-
公开(公告)号：KR1019940014925A
公开(公告)日：1994-07-19
申请号：KR1019920025025
申请日：1992-12-22
IPC: C30B29/06
Abstract: 본 발명은 박막 트랜지스터의 활성층인 다결정 실리콘막을 제조하는 방법에 관한 것으로, 다결정 실리콘 박막의 전기적 특정 및 균일도를 향상시킴과 아울러 기존의 고상결정화시 장시간의 열처리에 의한 생산성 저하를 개선시키기 위한 것으로서, 박막 트랜지스터의 제조방법에 있어서, 다결정 실리콘막 형성시, 600℃이상의 고온에서 기판상에 형성된 비정질 실리콘막의 결정핵을 생성하고, 600℃이하의 저온에서 결정립을 성장하는 공정을 분리 수행하여 결정화 하는 것을 특징으로 하는 다결정 실리콘막의 제조방법이다.
-
-
-
-
-
-
-
-
-
Search Results
202
records
(took 0.021 seconds)
