公开(公告)号：AU2010355817A1

公开(公告)日：2012-07-05

申请号：AU2010355817

申请日：2010-11-08

Applicant: IBM

Inventor： GREINER DAN ,  MITRAN MARCEL ,  SLEGEL TIMOTHY

IPC: G06F9/30 ,  G06F9/318

Abstract: A computer employs a set of General Purpose Registers (GPRs). Each GPR comprises a plurality of portions. Programs such as an Operating System and Applications operating in a Large GPR mode, access the full GPR, however programs such as Applications operating in Small GPR mode, only have access to a portion at a time. Instruction Opcodes, in Small GPR mode, may determine which portion is accessed.

公开(公告)号：AU2010355816A1

公开(公告)日：2012-07-05

申请号：AU2010355816

申请日：2010-11-08

Applicant: IBM

Inventor： GREINER DAN ,  MITRAN MARCEL ,  SLEGEL TIMOTHY

IPC: G06F9/30 ,  G06F9/302 ,  G06F9/305 ,  G06F9/312

Abstract: An arithmetic/logical instruction is executed having interlocked memory operands, when executed obtains a second operand from a location in memory, and saves a temporary copy of the second operand, the execution performs an arithmetic or logical operation based on the second operand and a third operand and stores the result in the memory location of the second operand, and subsequently stores the temporary copy in a first register.

公开(公告)号：PT2229631E

公开(公告)日：2012-05-11

申请号：PT09700560

申请日：2009-01-05

Applicant: IBM

Inventor： HELLER LISA ,  OSISEK DAMIAN ,  SITTMANN GUSTAV ,  GAINEY CHARLES JR ,  GREINER DAN ,  SLEGEL TIMOTHY

IPC: G06F9/30 ,  G06F12/14 ,  G06F12/10

公开(公告)号：CA2800642A1

公开(公告)日：2011-12-29

申请号：CA2800642

申请日：2010-11-08

Applicant: IBM

Inventor： GREINER DAN ,  OSISEK DAMIAN LEO ,  SLEGEL TIMOTHY

IPC: G06F9/455 ,  G06F9/30 ,  G06F9/318

Abstract: Selected installed function of a multi-function instruction is hidden such that even though a processor is capable of performing the hidden installed function, the availability of the hidden function is hidden such that responsive to the multi- function instruction querying the availability of functions, only functions not hidden are reported as installed.

公开(公告)号：AT516538T

公开(公告)日：2011-07-15

申请号：AT09700229

申请日：2009-01-07

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY

IPC: G06F9/445

Abstract: A facility and cache machine instruction of a computer architecture for specifying a target cache cache-level and a target cache attribute of interest for obtaining a cache attribute of one or more target caches. The requested cache attribute of the target cache(s) is saved in a register.

公开(公告)号：SI1653365T1

公开(公告)日：2011-06-30

申请号：SI200431659

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F12/10 ,  G06F9/30 ,  G06F9/312 ,  G06F9/38 ,  G06F12/08

公开(公告)号：DK1653365T3

公开(公告)日：2011-05-09

申请号：DK05108507

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F12/10 ,  G06F9/30 ,  G06F9/312 ,  G06F9/38 ,  G06F12/08

公开(公告)号：ES2357802T3

公开(公告)日：2011-04-29

申请号：ES05108510

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F9/312 ,  G06F9/30 ,  G06F9/38 ,  G06F12/08 ,  G06F12/10

Abstract: Un método para invalidar una gama de dos o más elementos de una tabla de traducción de direcciones en un sistema informático que tiene tablas de traducción de direcciones para traducir dinámicamente direcciones virtuales a direcciones de almacenamiento principal, el método comprende los pasos de: determinar una instrucción ejecutable para máquina desde un código de operación para ser ejecutada, que la instrucción esté configurada para iniciar la ejecución de una operación de invalidación y borrado; y ejecutar la instrucción, comprendiendo el paso de ejecución los pasos de: determinar, desde la información proporcionada por la instrucción, una primera dirección de elemento de tabla de traducción de un primer elemento de una tabla de traducción, de la gama de dos o más elementos de una tabla de traducción de direcciones para ser invalidadas;determinar, desde la información de gama proporcionada por la instrucción, un número de elementos de una tabla de traducción de direcciones para ser invalidadas; y basándose en la primera dirección del elemento de tabla de traducción determinada, invalidar la gama de dos o más elementos de una tabla de traducción de direcciones indicadas por la información de la gama.

公开(公告)号：DE602004031628D1

公开(公告)日：2011-04-14

申请号：DE602004031628

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F12/10 ,  G06F9/30 ,  G06F9/312 ,  G06F9/38 ,  G06F12/08

公开(公告)号：DK1653343T3

公开(公告)日：2011-01-24

申请号：DK05108510

申请日：2004-05-06

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

IPC: G06F9/312 ,  G06F9/30 ,  G06F9/38 ,  G06F12/08 ,  G06F12/10