-
公开(公告)号：FR3077159A1
公开(公告)日：2019-07-26
申请号：FR1850475
申请日：2018-01-22
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： SANCHEZ YANNICK PIERRE , DELOFFRE EMILIE
IPC: H01L31/18 , H01L21/822 , H01L27/146
Abstract: Procédé de fabrication de capteurs d'image dans lequel une couche active (30) en matériau semiconducteur est plaquée, par pression, contre les parois de cavités (20) d'une première plaque (22).
-
222.发明专利
公开(公告)号：FR3074609A1
公开(公告)日：2019-06-07
申请号：FR1761685
申请日：2017-12-06
Inventor： SABOURET ERIC , ROCHEREAU KRYSTEN , HINSINGER OLIVIER , PERSIN-CRELEROT FLORE
Abstract: Le circuit intégré comporte au moins un plot de soudure (2) comprenant, dans une superposition de niveaux de métallisation (Ma, Mb, Mc), une structure sous-jacente (ST) comportant un réseau de premières pistes métalliques (PMa, PMb, PMc) régulières et agencées pour renforcer la résistance mécanique de ladite structure sous-jacente (ST), et pour établir une connexion électrique entre le niveau supérieur (Mc) et un niveau inférieur (Mb, Ma) desdits niveaux de métallisation de la structure sous-jacente (ST). La structure (ST) comporte en outre un chemin de détection (Rcrk) comprenant, dans lesdits niveaux de métallisation (Ma, Mb, Mc), des deuxièmes pistes métalliques (Ra, Rb, Rc) passant entre les premières pistes métalliques (PMa, PMb, PMc), le chemin de détection (Rcrk) ayant une borne d'entrée (I) et une borne de sortie (S) destinées à fournir une mesure représentative d'une présence de fissures dans ladite structure (ST).
-
公开(公告)号：FR3056826B1
公开(公告)日：2019-05-24
申请号：FR1659175
申请日：2016-09-28
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： GOURVEST EMMANUEL , LE FRIEC YANNICK , FAVENNEC LAURENT
Abstract: L'invention concerne un ensemble de deux cellules mémoire à changement de phase comprenant : deux premiers vias (32, 33) en un premier métal tel que le tungstène ; un via central (34) situé entre les premiers vias (32, 33), la partie inférieure du via central (34) étant en le premier métal et sa partie supérieure (44) en un second métal tel que le cuivre ; un élément résistif (48) sur chacun des premiers vias (32, 33) ; et une couche de matériau à changement de phase en contact avec des sommets des éléments résistifs (48).
-
公开(公告)号：FR3073318A1
公开(公告)日：2019-05-10
申请号：FR1760542
申请日：2017-11-09
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： HINSINGER OLIVIER
IPC: G11C13/02
Abstract: L'invention concerne un point mémoire comprenant un élément de chauffage (116) surmonté d'un matériau à changement de phase, deux premières régions d'oxyde de silicium (302, 114D) qui encadrent latéralement l'élément de chauffage selon une première direction, et deux deuxièmes régions (352) d'oxyde de silicium qui encadrent latéralement l'élément de chauffage selon une deuxième direction orthogonale à la première direction.
-
225.发明专利
公开(公告)号：FR3071932A1
公开(公告)日：2019-04-05
申请号：FR1759184
申请日：2017-10-02
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MICHIT NICOLAS , LE MAITRE PATRICK
Abstract: Commutateur élémentaire d'interconnexion photonique intégré dans une puce optoélectronique, comprenant un premier et un deuxième guides linéaires d'ondes optiques (2, 3), qui se croisent en formant une première intersection (4); deux premiers résonateurs annulaires photoniques de redirection (9, 10) couplés respectivement aux premier et deuxième guides d'ondes optiques (2), deux deuxièmes résonateurs annulaires photoniques de redirection (13, 14) couplés respectivement aux premier et deuxième guides d'ondes optiques, un troisième guide linéaire d'ondes optiques (17) couplé au premier et au deuxième résonateurs annulaires, un quatrième guide linéaire d'ondes optiques (20) couplé au premier et au deuxième résonateurs annulaires. Commutateur de base, commutateur complexe et réseau d'interconnexion photonique intégrés dans une puce optoélectronique, incluant au moins deux commutateurs élémentaires.
-
Patent Agency Ranking
公开(公告)号：FR3062519B1
公开(公告)日：2019-03-29
申请号：FR1750769
申请日：2017-01-31
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： HERAULT DIDIER , MALINGE PIERRE
IPC: H01L27/146 , H04N5/355
Abstract: L'invention concerne un capteur d'images comportant une pluralité de pixels (100) comportant chacun une première photodiode (PPD1) reliée à un noeud capacitif de lecture (SN) par un premier transistor (101), et une deuxième photodiode (PPD2) reliée à un premier noeud capacitif de stockage (ST_M) par un deuxième transistor (107), le premier noeud capacitif (ST_M) étant relié au noeud de lecture (SN) par un troisième transistor (113), et le noeud de lecture (SN) étant relié à un noeud (VRT) d'application d'un potentiel de réinitialisation par un quatrième transistor (105).
-
227.发明专利
公开(公告)号：FR3071074A1
公开(公告)日：2019-03-15
申请号：FR1758338
申请日：2017-09-11
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MICHIT NICOLAS , LE MAITRE PATRICK
Abstract: Commutateur d'interconnexion photonique intégré dans une puce optoélectronique, comprenant un premier et un second guides d'ondes optiques linéaires (2, 3), qui se croisent en formant une intersection (4) et qui présentent respectivement des première et seconde extrémités (a, b) et des troisième et quatrième extrémités (c, d), et un premier et un second résonateurs annulaires photoniques de redirection (5, 6), couplés entre eux en une zone de couplage optique intermédiaire (9) et contrôlables par un signal électrique, et dans lequel le premier résonateur annulaire (5) est couplé au premier guide d'ondes optiques (2) en un premier zone de couplage optique (10) située du côté de ladite première extrémité (a), et le second résonateur annulaire (6) est couplé au second guide d'ondes optiques (3) en une seconde zone de couplage optique (11) située du côté de ladite troisième extrémité (c). Réseau non-bloquant d'interconnexion photonique incluant plusieurs commutateurs.
-
公开(公告)号：FR3070220A1
公开(公告)日：2019-02-22
申请号：FR1757702
申请日：2017-08-16
Inventor： FAGOT JEAN-JACQUES , BOIVIN PHILIPPE , ARNAUD FRANCK
IPC: H01L27/02
Abstract: L'invention concerne une puce électronique comprenant un premier transistor (BULK) disposé dans et sur un substrat (8) massif, un deuxième transistor (FDSOI) disposé dans et sur une couche de matériau semiconducteur (12) sur isolant (10) d'une première épaisseur et un troisième transistor (PDSOI) disposé dans et sur une couche de matériau semiconducteur (12, 22) sur isolant (10) d'une seconde épaisseur, la seconde épaisseur étant supérieure à la première.
-
公开(公告)号：FR3069375A1
公开(公告)日：2019-01-25
申请号：FR1761404
申请日：2017-11-30
Inventor： ANDRIEU FRANCOIS , BERTHELON REMY
IPC: H01L29/772
Abstract: L'invention a pour objet un circuit intégré comprenant : - au moins un transistor nMOS et au moins un transistor pMOS ; - au moins un plan arrière semi-conducteur pouvant être dopé ou métallique enterré et commun audit transistor nMOS et audit transistor pMOS, lesdits transistors comprenant une couche de matériau semi-conducteur disposée au-dessus d'une couche d'isolant enterré ; - au moins un isolant de grille et une grille commune audit transistor nMOS et audit transistor pMOS ; - au moins un contact partagé contactant électriquement ladite grille commune et ledit plan arrière commun, ledit contact partagé traversant la couche d'isolant enterré ou une isolation définie entre ledit transistor nMOS et ledit transistor pMOS.
-
公开(公告)号：FR3069371A1
公开(公告)日：2019-01-25
申请号：FR1756836
申请日：2017-07-19
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： ROY FRANCOIS
IPC: H01L27/146
Abstract: Dispositif électronique, capteur d'images, comprenant : une première partie (2) incluant une plaquette de substrat (4) pourvue d'un côté de circuits électroniques (6) et d'une couche diélectrique (7) incluant un réseau de connexions électriques (8) et présentant une face (5) pourvue de contacts électriques (10) ; et une deuxième partie (3) apte à générer des signaux électriques sous l'effet de la lumière, sous la forme de pixels, incluant une plaquette de substrat (11) pourvue d'un côté de circuits électroniques (13) et d'une couche diélectrique (14) incluant un réseau de connexions électriques (15), présentant une face (16) pourvue de contacts électriques (17) et, de l'autre côté, d'une plaquette secondaire (19) déterminant lesdits pixels. Lesdites faces (9, 16) et lesdits contacts électriques (10, 17) sont accolés. Des plots de connexion extérieure (22) aménagés dans des trous (21) de ladite plaquette secondaire (19) sont reliés audit réseau (15) de ladite deuxième partie (3).
-
-
-
-
-
-
-
-
-
Search Results
825
records
(took 0.025 seconds)
