公开(公告)号：FR3070220A1

公开(公告)日：2019-02-22

申请号：FR1757702

申请日：2017-08-16

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： FAGOT JEAN-JACQUES ,  BOIVIN PHILIPPE ,  ARNAUD FRANCK

IPC: H01L27/02

Abstract: L'invention concerne une puce électronique comprenant un premier transistor (BULK) disposé dans et sur un substrat (8) massif, un deuxième transistor (FDSOI) disposé dans et sur une couche de matériau semiconducteur (12) sur isolant (10) d'une première épaisseur et un troisième transistor (PDSOI) disposé dans et sur une couche de matériau semiconducteur (12, 22) sur isolant (10) d'une seconde épaisseur, la seconde épaisseur étant supérieure à la première.

公开(公告)号：FR3073319A1

公开(公告)日：2019-05-10

申请号：FR1760543

申请日：2017-11-09

Applicant: ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： ARNAUD FRANCK ,  GALPIN DAVID ,  ZOLL STEPHANE ,  HINSINGER OLIVIER ,  FAVENNEC LAURENT ,  ODDOU JEAN-PIERRE ,  BROUSSOUS LUCILE ,  BOIVIN PHILIPPE ,  WEBER OLIVIER ,  BRUN PHILIPPE ,  MORIN PIERRE

IPC: H01L21/822 ,  G11C13/02

Abstract: L'invention concerne un procédé de fabrication d'une puce électronique comportant des points mémoire à matériau à changement de phase (134) et des transistors (110, 112), comprenant : a) former les transistors et des premiers et deuxièmes vias (120B, 120A) s'étendant depuis des bornes (122A, 122B) des transistors et atteignant une même hauteur ; b) former un premier niveau de métal comprenant des premières pistes d'interconnexion (202) en contact avec les premiers vias (120B) ; c) former des éléments de chauffage (132) des matériaux à changement de phase sur les deuxièmes vias (120A) ; d) former les matériaux à changement de phase (134) sur les éléments de chauffage (132) ; et e) former un deuxième niveau de métal comprenant des deuxièmes pistes d'interconnexion et situé au-dessus des matériaux à changement de phase, et former des troisièmes vias (204) s'étendant des matériaux à changement de phase jusqu'aux deuxièmes pistes.

公开(公告)号：FR3137787B1

公开(公告)日：2025-05-02

申请号：FR2206882

申请日：2022-07-06

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： VILLARET ALEXANDRE ,  WEBER OLIVIER ,  ARNAUD FRANCK

Abstract: Le procédé de fabrication d’au moins un transistor haute-tension (HV_NMOS, HV_PMOS) dans et sur une région haute tension (HV_REG) d’un substrat du type silicium sur isolant (SOI) comportant un film semiconducteur (FLM) ayant une première épaisseur (E1), électriquement isolé d’un substrat porteur (BLK) par une couche diélectrique enterrée (BOX), comprend une croissance par épitaxie du film semiconducteur (FLM), jusqu’à une deuxième épaisseur (E2, E3) supérieure à la première épaisseur (E1), sélectivement dans la région haute-tension (HV_REG). Figure pour l’abrégé : Fig 11

公开(公告)号：FR3073076A1

公开(公告)日：2019-05-03

申请号：FR1760164

申请日：2017-10-27

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： MORIN PIERRE ,  ARNAUD FRANCK ,  DUTARTRE DIDIER

IPC: G11C13/02

Abstract: L'invention concerne une point mémoire à matériau à changement de phase comprenant, sur un via (108) de liaison avec un transistor, un élément de chauffage (116) du matériau à changement de phase (118), et, entre le via et l'élément de chauffage, une barrière thermique (202) électriquement conductrice.