公开(公告)号：JP2011519805A

公开(公告)日：2011-07-14

申请号：JP2011502205

申请日：2009-03-30

Applicant: アイトゲネッシェ マテリアルプリューフングス ウント フォルシュングスアンシュタルト エーエムペーアー

Inventor： ケーベル、マティアス ,  マンツ、ハインリヒ

IPC: C03C27/02 ,  B23K1/00 ,  B23K1/19 ,  B23K101/36 ,  B81B7/02 ,  C04B37/00 ,  H01L23/02 ,  H01L23/08

CPC classification number: E06B3/66342 ,  B23K35/262 ,  B81C1/00269 ,  B81C2201/019 ,  B81C2203/0118 ,  B81C2203/035 ,  C03C27/08 ,  C04B37/006 ,  C04B2237/12 ,  C04B2237/126 ,  C04B2237/128 ,  C04B2237/708 ,  E06B3/67334 ,  H01L31/0488 ,  Y02E10/50 ,  Y10T428/1317 ,  Y10T428/24744

Abstract: A composite object comprises two components (2a, 2b) made of an oxidic material which is ion conductive at an elevated temperature, said components being joined to each other in a medium-tight manner by way of a solder bridge (4) in a connection zone (6) located therebetween. In order to form a reliable connection, it is proposed that the solder bridge is formed by a low-melting tin alloy that has a weight proportion of at least 65%w tin and a melting point of maximally 350° C. and comprises at least one activating metal as an alloying constituent.

Abstract translation: 复合物体包括由高温离子传导的氧化物质制成的两个部件（2a，2b），所述部件通过连接中的焊接桥（4）以中等密度的方式相互连接 区域（6）位于它们之间。 为了形成可靠的连接，提出了焊料桥由低熔点锡合金形成，该低熔点锡合金的重量比例至少为65重量％，熔点最高为350℃，并且至少包括 一种活化金属作为合金成分。

公开(公告)号：JPWO2009101850A1

公开(公告)日：2011-06-09

申请号：JP2009553384

申请日：2009-01-23

Applicant: コニカミノルタオプト株式会社

Inventor： 清水　直紀 ,  直紀 清水

IPC: G01N37/00 ,  B29C65/02 ,  G01N27/447 ,  G01N35/08

CPC classification number: G01N27/44791 ,  B01L3/502707 ,  B01L2200/0689 ,  B01L2300/0816 ,  B01L2300/0887 ,  B01L2400/0421 ,  B29C65/08 ,  B29C65/16 ,  B29C65/18 ,  B29C66/54 ,  B29C66/91411 ,  B29C66/919 ,  B29L2031/756 ,  B81B2201/058 ,  B81B2203/0338 ,  B81C1/00119 ,  B81C3/001 ,  B81C2201/019

Abstract: 本発明は、表面に凹凸部材が設けられた樹脂製基板同士の接合強度が高められたマイクロチップを提供する。樹脂製基板10の表面には流路用溝が形成され、微細流路の端部には貫通孔が形成されている。流路用溝が形成されている表面とは反対側の表面には、貫通孔を囲み、樹脂製基板10の厚さ方向に突出した突起部14が設けられている。樹脂製基板20は略八角形の形状を有し、樹脂製基板10の大きさよりも小さくなっている。流路用溝を内側にして、樹脂製基板10と樹脂製基板20とを接合することでマイクロチップを製造する。樹脂製基板20の形状を略八角形とすることで、樹脂製基板10の角近傍の表面を避けて接合する。

公开(公告)号：JP4539898B2

公开(公告)日：2010-09-08

申请号：JP2000618617

申请日：2000-05-05

Applicant: フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ

Inventor： リゼック トーマス ,  ワグナー ベルント

IPC: B81B3/00 ,  F04B43/04 ,  A61M1/00 ,  B01L3/00 ,  B81C1/00 ,  B81C3/00 ,  F04B9/00 ,  F04B43/12 ,  F04B43/14

CPC classification number: F04B43/12 ,  B01L3/5027 ,  B81C1/00357 ,  B81C2201/019 ,  F04B43/043

公开(公告)号：JP2010005784A

公开(公告)日：2010-01-14

申请号：JP2009147926

申请日：2009-06-22

Applicant: Commissariat A L'energie Atomique ,  コミサリア ア レネルジィ アトミークCommissariat A L’Energie Atomique

Inventor： LARREY VINCENT ,  PERRUCHOT FRANCOIS ,  DIEM BERNARD ,  CLAVELIER LAURENT ,  ROBERT PHILIPPE

IPC: B81C1/00 ,  B81B1/00

CPC classification number: H01L29/66007 ,  B81B2201/0264 ,  B81C1/00357 ,  B81C1/00682 ,  B81C2201/019 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method for an electromechanical structure capable of easily forming a mechanical reinforcing pillar with any width dimension in a sacrificial layer.
SOLUTION: The manufacturing method for the electromechanical structure comprises a step of forming a well region 5
1 which defines at least one mechanical reinforcing pillar in the sacrificial layer 2 by partially etching the sacrificial layer 2 formed on a single crystal material layer 1', a step of covering at least the free surface of the well region and its surrounding sacrificial layer with a first function-imparting layer 4 formed of a first material, a step of forming a filler layer 6 formed of a second material different from the first material on the first function-imparting layer 4 including the well region and then grinding the filler layer 6 to the surface of the first function-imparting layer 4 so that the filler layer 6 is remained only at the well region, and a step of releasing the electromechanical structure by at least partially etching and removing the sacrificial layer 2 through an opening 10 formed at the single crystal material layer 1'.
COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：提供一种能够容易地形成牺牲层中任何宽度尺寸的机械加强柱的机电结构的制造方法。 解决方案：机电结构的制造方法包括通过部分蚀刻形成的牺牲层2形成在牺牲层2中限定至少一个机械加强柱的阱区域5S 1的步骤 在单晶材料层1'上，由第一材料形成的第一功能赋予层4至少覆盖阱区的自由表面及其周围的牺牲层的步骤，形成填充层6的步骤 在包含该区域的第一功能赋予层4上与第一材料不同的第二材料，然后将填充层6研磨到第一功能赋予层4的表面，使得填充层6仅保留在 以及通过至少部分蚀刻并通过形成在单晶材料层1'上的开口10去除牺牲层2来释放机电结构的步骤。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP2009528675A

公开(公告)日：2009-08-06

申请号：JP2008555804

申请日：2007-02-26

Applicant: トラシット テクノロジーズ

Inventor： ベルナード アスパー， ,  クリステル ラガヘ−ブランシャード，

IPC: H01L27/12 ,  B81C1/00 ,  H01L21/02 ,  H01L21/20 ,  H01L21/762

CPC classification number: B81C1/00357 ,  B81C1/0038 ,  B81C2201/019 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/76251 ,  H01L21/76254 ,  Y10T428/12674

Abstract: 本発明は、表面層（２０'）と、少なくとも１つの埋込み層（３６、４６）と、支持体（３０）とを備える半導体構造を製造する方法に関し、この方法は、第１の支持体上に、第１の材料でパターン（２３）を形成するステップと、前記パターン間及び前記パターン上に半導体層を形成するステップと、前記半導体層と第２の支持体（３０）とを組み合わせるステップとを備える。
【選択図】 図２Ｆ

公开(公告)号：JP2008008888A

公开(公告)日：2008-01-17

申请号：JP2007134806

申请日：2007-05-21

Applicant: Sensirion Ag ,  ゼンジリオン アクチエンゲゼルシャフト

Inventor： MAYER FELIX ,  BUHLER JOHANNES ,  STREIFF MATTHIAS ,  SUNIER ROBERT

IPC: G01L9/00 ,  H01L21/02 ,  H01L27/12 ,  H01L29/84

CPC classification number: B81C1/00238 ,  B81B2201/0264 ,  B81C2201/019 ,  G01L9/0042 ,  G01L9/0073 ,  H01L23/10 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method of pressure sensor which tends to be compatible with standard CMOS processes or bipolar processes.
SOLUTION: The pressure sensor is manufactured by jointing two wafers 1a, 1st wafer equipped with CMOS circuit 2, and 14, a 2nd wafer which is a SOI (Silicon-On-Insulator) wafer. The uppermost material layer of the 1st wafer 1a, a recess is formed. This recess is covered with a silicon layer 17 of the 2nd wafer 14, to form a cavity 18. A part of or whole substrate 15 of the 2nd wafer 14 is removed, to form a film from the silicon layer 17. Alternatively, the cavity may be formed inside the 2nd wafer 14. The 2nd wafer 14 is electrically connected to the circuit on the 1st wafer 1a. According to this design, use of standard CMOS processes for integrating circuit on the 1st wafer 1a becomes available.
COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供倾向于与标准CMOS工艺或双极工艺兼容的压力传感器的制造方法。 解决方案：压力传感器通过将配备有CMOS电路2和14的两个晶片1a，第一晶片，作为SOI（绝缘体上硅）晶片的第二晶片接合而制造。 形成第一晶片1a的最上层的材料层，形成凹部。 该凹部被第二晶片14的硅层17覆盖以形成空腔18.去除第二晶片14的一部分或整个基板15，以从硅层17形成膜。或者，空腔 可以形成在第二晶片14的内部。第二晶片14电连接到第一晶片1a上的电路。 根据该设计，可以使用在第一晶片1a上集成电路的标准CMOS工艺。 版权所有（C）2008，JPO＆INPIT

公开(公告)号：JP2007533467A

公开(公告)日：2007-11-22

申请号：JP2006522516

申请日：2004-08-04

Applicant: テクニッシェ ユニヴァージテート デルフト

Inventor： ゲオルグイーフ クチョウコフ、フラディミア ,  ファン デア フリスト、ヴイン ,  ボッシェ、アドリアヌス ,  ラオゲレ、フレデリック

IPC: B81C1/00 ,  B81B1/00

CPC classification number: B81C1/00071 ,  B81B2201/058 ,  B81B2203/0338 ,  B81B2207/07 ,  B81C2201/019

Abstract: 本発明は基板に付着される半導体材料に少なくとも１つのナノチャンネルを製造する方法に関し、半導体材料にエッチング処理を行なうとともに、カバリング層を基板に取り付けるように前記基板に結合処理を行なう方法であり、この結合処理において半導体材料を結合剤として適用し、エッチングに先立ち、電極形成のため半導体材料に局部的にドーピングを行なう。
【選択図】なし

公开(公告)号：JP4008323B2

公开(公告)日：2007-11-14

申请号：JP2002271644

申请日：2002-09-18

Applicant: 富士通株式会社

Inventor： 修 壺井 ,  章二 奥田 ,  博司 徳永

IPC: B81C1/00 ,  G02B26/08 ,  B81B3/00

CPC classification number: B81C1/0019 ,  B81B2201/0271 ,  B81C2201/0136 ,  B81C2201/019

公开(公告)号：JP3688281B2

公开(公告)日：2005-08-24

申请号：JP2003379763

申请日：2003-11-10

Applicant: ユィロス・アクチボラグGyros Aktiebolag

Inventor： ウーヴエ・オエーマン

IPC: G01N31/20 ,  B01L3/00 ,  B29C65/02 ,  B29C65/40 ,  B29C65/48 ,  B29L7/00 ,  B29L9/00 ,  B29L22/00 ,  B29L24/00 ,  B81B1/00 ,  B81B3/00 ,  B81C3/00 ,  C08J5/12 ,  C09J5/06 ,  G01N27/447 ,  G01N30/60 ,  G01N37/00

CPC classification number: B81C1/00071 ,  B01L3/5027 ,  B29C65/02 ,  B29C65/4895 ,  B29C66/1122 ,  B29C66/53461 ,  B29C66/71 ,  B29C66/91935 ,  B29L2031/756 ,  B81B2203/0315 ,  B81B2203/0338 ,  B81C2201/019 ,  B81C2203/036 ,  C08J5/125 ,  C09J5/06 ,  G01N30/6052 ,  G01N30/6095 ,  Y10T156/1039 ,  Y10T428/21 ,  Y10T428/24562 ,  B29K2027/12

公开(公告)号：JP2005052963A

公开(公告)日：2005-03-03

申请号：JP2004223868

申请日：2004-07-30

Applicant: Hewlett-Packard Development Co Lp ,  ヒューレット−パッカード デベロップメント カンパニー エル.ピー.

Inventor： HARTWELL PETER G ,  HOEN STORRS T ,  HORSLEY DAVID ,  YANG CHUNG CHING ,  MERCHANT PAUL P ,  TAUSSIG CARL P

IPC: G01P15/125 ,  B81B3/00 ,  B81B5/00 ,  B81B7/00 ,  B81B7/02 ,  H01L29/82 ,  H01L33/00

CPC classification number: B81B7/0041 ,  B81B2201/0235 ,  B81C2201/019 ,  B81C2203/019 ,  G01P2015/082

Abstract: PROBLEM TO BE SOLVED: To reduce a stray capacity between two chips in an MEMS element, thereby reducing a cost.
SOLUTION: A micro-electro-mechanical system comprises a first wafer 30, a second wafer 40 including a movable part 50, and a third wafer 20. The movable part 50 can be moved between the first wafer 30 and the third wafer 20. The first wafer 30, the second wafer 40, and the third wafer 20 are bonded together.
COPYRIGHT: (C)2005,JPO&NCIPI

Abstract translation: 要解决的问题：为了降低MEMS元件中的两个芯片之间的杂散容量，从而降低成本。 解决方案：微电子机械系统包括第一晶片30，包括可移动部分50的第二晶片40和第三晶片20.可移动部分50可以在第一晶片30和第三晶片之间移动 第一晶片30，第二晶片40和第三晶片20结合在一起。 版权所有（C）2005，JPO＆NCIPI