公开(公告)号：FR3068836B1

公开(公告)日：2019-08-23

申请号：FR1756437

申请日：2017-07-07

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BIENVENU PHILIPPE ,  CALANDRA ANTONIO

IPC: H02H3/08 ,  H02H7/20 ,  H03K17/08

Abstract: L'invention concerne un circuit de protection d'au moins un commutateur relié à un rail d'alimentation, comportant : un premier circuit de détection d'une surcharge aux bornes du commutateur par rapport à un premier seuil ; et un deuxième circuit (4) d'ajustement de la valeur du premier seuil en fonction de variations d'une tension d'alimentation (Vbat).

公开(公告)号：FR3077701A1

公开(公告)日：2019-08-09

申请号：FR1850888

申请日：2018-02-02

Applicant: ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS ROUSSET

Inventor： WUIDART SYLVIE ,  MAURICE SOPHIE

IPC: H04W88/04 ,  G06F21/60 ,  H04W12/08

Abstract: L'invention concerne un dispositif de communication en champ proche comprenant une mémoire (52) stockant, en ASCII, un message à transmettre.

公开(公告)号：FR3051084B1

公开(公告)日：2019-08-02

申请号：FR1654082

申请日：2016-05-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARTINEZ ALBERT ,  AGOYAN MICHEL ,  NICOLAI JEAN

IPC: H03K3/84 ,  G06F7/58

Abstract: L'invention concerne un circuit (20) de génération d'un nombre d'oscillations comportant : une première branche comprenant au moins une ligne à retard (21) apportant des retards symétriques sur fronts montants et sur fronts descendants et au moins un élément retardateur asymétrique (22) apportant des retards différents sur fronts montants et sur fronts descendants ; une deuxième branche, rebouclée sur la première et comprenant au moins une ligne à retard (27) apportant des retards symétriques sur fronts montants et sur front descendants.

公开(公告)号：FR3076923A1

公开(公告)日：2019-07-19

申请号：FR1850332

申请日：2018-01-16

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARINET FABRICE

IPC: G06F21/44 ,  B41J2/17

Abstract: La présente description concerne un procédé d'authentification d'un premier circuit électronique par un deuxième circuit électronique, dans lequel une signature (R) est calculée par chaque circuit en prenant en compte des noeuds électriques (41) répartis dans le circuit correspondant.

公开(公告)号：FR3066033B1

公开(公告)日：2019-06-21

申请号：FR1753971

申请日：2017-05-05

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  AMEZIANE EL HASSANI CHAMA

IPC: G06F7/78 ,  G06F5/16 ,  H04W36/02

Abstract: Le dispositif d'étage tampon (DIS) comporte une entrée de données (ED) pour recevoir un signal de données (DAT), une entrée d'horloge (ECL) pour recevoir un signal d'horloge (CLK), une sortie de données (SD) et des moyens de traitement (MTR) configuré pour délivrer sur la sortie de données (SD) les données dudit signal de donnée (DAT) de manière synchrone avec des cycles d'horloges (CCL) du signal d'horloge (CLK). Les moyens de traitement (MTR) comportent un premier module tampon (ACBUF) configuré pour délivrer sur la sortie de données (SD) chaque donnée de manière synchrone avec un premier front du signal d'horloge (F1) et pendant une première moitié de cycle d'horloge (CCL), et un deuxième module tampon (DCBUF) configuré pour maintenir ladite donnée sur la sortie de données (SD) pendant la deuxième moitié du cycle d'horloge (CCL).

公开(公告)号：FR3064111B1

公开(公告)日：2019-04-19

申请号：FR1752069

申请日：2017-03-14

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： JULIEN FRANCK ,  NIEL STEPHAN ,  RICHARD EMMANUEL ,  WEBER OLIVIER

IPC: H01L21/331 ,  H01L21/822 ,  H01L29/72

Abstract: L'invention concerne un procédé de fabrication de premiers, deuxièmes et troisièmes transistors de types différents dans et sur des premières (LV), deuxièmes (MV) et troisièmes (HV) zones semiconductrices d'un circuit intégré, comprenant les étapes suivantes : a) déposer une première couche de diélectrique (16) et une première couche de silicium polycristallin (18) sur les troisièmes zones ; b) déposer une seconde couche de diélectrique (20) sur les deuxièmes zones ; c) déposer une couche d'interface (21) sur les premières zones ; d) déposer une couche de matériau à forte permittivité (22) puis une couche de matériau métallique (24) sur les premières et secondes zones ; e) déposer une seconde couche de silicium polycristallin (26) sur les premières, deuxièmes et troisièmes zones ; f) définir les grilles des transistors dans les troisièmes zones (HV) ; et g) définir les grilles des transistors dans les premières et deuxièmes zones.

公开(公告)号：IT201700115266A1

公开(公告)日：2019-04-12

申请号：IT201700115266

申请日：2017-10-12

Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS SRL

Inventor： LUNGHI STEFANO ,  MARTINEZ ALBERT

IPC: G06F12/14

公开(公告)号：FR3059458B1

公开(公告)日：2019-03-29

申请号：FR1661500

申请日：2016-11-25

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: G11C16/04 ,  H01L27/115

Abstract: Chaque cellule-mémoire est du type à piégeage de charges dans une interface diélectrique et comprend un transistor d'état (T) sélectionnable par un transistor de sélection vertical enterré dans un substrat et comportant une grille de sélection enterrée. Les colonnes de cellules-mémoires comportent des paires de cellules-mémoires jumelles, les deux transistors de sélection d'une paire de cellules-mémoires jumelles ayant une grille de sélection commune, les deux transistors d'état d'une paire de cellules-mémoires jumelles ayant une grille de commande commune. Le dispositif comprend en outre, pour chaque paire de cellules-mémoires jumelles (Ci,j ;Ci-1,j) une région diélectrique (RDi-1,j) située entre la grille de commande (CGi,i- 1) et le substrat et chevauchant ladite grille de sélection commune (CSGi,i-1 ) de façon à former de part et d'autre de la grille de sélection les deux interfaces diélectriques de piégeage de charges (IDi,j ;IDi-1,j) respectivement dédiées aux deux cellules-mémoires jumelles.

公开(公告)号：FR3071318A1

公开(公告)日：2019-03-22

申请号：FR1758750

申请日：2017-09-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BORREL NICOLAS ,  FORT JIMMY

IPC: G01R19/165

Abstract: L'invention concerne un circuit de détection d'une perturbation d'une tension continue (VCC), dans lequel un seuil de détection est fonction de cette tension continue.

公开(公告)号：FR3070797A1

公开(公告)日：2019-03-08

申请号：FR1758085

申请日：2017-09-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FULCHERI PATRICK ,  OKU KENICHI

IPC: H01R13/66 ,  H02H7/20

Abstract: Dispositif récepteur USB type C, comprenant un port (30) comportant une entrée de configuration de canal, une broche de masse, un circuit résistif de tirage vers le bas couplé entre l'entrée de configuration de canal et la broche de masse, et un étage de protection contre des hautes tensions sur l'entrée de configuration de canal, dans lequel l'étage de protection comprend un module résistif (31) couplé entre l'entrée de configuration de canal (CCI, CC2) et la borne de masse (GND) et configuré pour former à la fois un diviseur de tension et le circuit résistif de tirage vers le bas.