公开(公告)号：US20210334634A1

公开(公告)日：2021-10-28

申请号：US17226598

申请日：2021-04-09

Applicant: ST Microelectronics (Rousset) SAS

Inventor： Laurent Folliot ,  Pierre Demaj

IPC: G06N3/063 ,  G06N3/04

Abstract: An embodiment method for implementing an artificial neural network in an integrated circuit comprises obtaining an initial digital file representative of a neural network configured according to at least one data representation format, then detecting at least one format for representing at least part of the data of the neural network, then converting at least one detected representation format into a predefined representation format so as to obtain a modified digital file representative of the neural network, and then integrating the modified digital file into an integrated circuit memory.

公开(公告)号：US20230301076A1

公开(公告)日：2023-09-21

申请号：US18321487

申请日：2023-05-22

Applicant: ST Microelectronics (Rousset) SAS

Inventor： François Tailliet

IPC: H10B41/00 ,  H01L29/423 ,  G11C7/18 ,  H01L29/66 ,  G11C16/04 ,  H01L21/28 ,  G11C16/08 ,  G11C16/24 ,  H10B41/35

CPC classification number: H10B41/00 ,  G11C7/18 ,  G11C16/0433 ,  G11C16/08 ,  G11C16/24 ,  H01L29/40114 ,  H01L29/42324 ,  H01L29/42328 ,  H01L29/42336 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66825 ,  H10B41/35 ,  H01L29/7881

Abstract: An EEPROM memory integrated circuit includes memory cells arranged in a memory plane. Each memory cell includes an access transistor in series with a state transistor. Each access transistor is coupled, via its source region, to the corresponding source line and each state transistor is coupled, via its drain region, to the corresponding bit line. The floating gate of each state transistor rests on a dielectric layer having a first part with a first thickness, and a second part with a second thickness that is less than the first thickness. The second part is located on the source side of the state transistor.

公开(公告)号：FR3121556B1

公开(公告)日：2023-03-10

申请号：FR2103300

申请日：2021-03-31

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ORTET SEBASTIEN ,  DAVINO DIDIER ,  COLLETTE REMI

IPC: H02M1/00 ,  H02P11/00

Abstract: Convertisseur de tension La présente description concerne un convertisseur de tension configuré pour fonctionner par une succession de cycles de fonctionnement, chaque cycle comprenant une phase d'accumulation d'énergie et une phase de restitution d'énergie, le convertisseur étant configuré pour que la durée d'une des phases soit déterminée par la comparaison d'une rampe de tension (RAMP2) et une première tension de référence (Vref), la pente de ladite rampe de tension (RAMP2) dépendant du signe du courant dans une inductance (15) à la fin du cycle de fonctionnement précédent. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3113326B1

公开(公告)日：2023-01-06

申请号：FR2008327

申请日：2020-08-06

Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS SRL

Inventor： CONTE ANTONINO ,  LA ROSA FRANCESCO

IPC: G06N3/04 ,  G06F17/16

Abstract: Le circuit intégré pour le calcul convolutif (CNVL) comprend une matrice (ARR) de points mémoires non volatils (MPTij) comprenant chacun une cellule mémoire résistive à changement de phase (PCMij) couplée à une ligne de bit (BLj), et un transistor bipolaire de sélection (BJTij) couplé en série à la cellule et ayant une borne de base reliée à une ligne de mot (WLi), un circuit convertisseur d’entrée (INCVRT) configuré pour recevoir et convertir des valeurs d’entrée (A1-A4) en signaux de tension (V1-V4) et pour appliquer successivement les signaux de tension (V1-V4) sur des lignes de bit sélectionnées (BL1-BL4) sur des intervalles de temps respectifs (t1-t4), et un circuit convertisseur de sortie (OUTCVRT) configuré pour intégrer sur les intervalles de temps successifs (t1-t4) les courants de lecture (IWL) résultant des signaux de tension (V1-V4) qui polarisent les cellules mémoires résistives à changement de phase respectives (PCMij) et circulant dans des lignes de mots sélectionnées, et pour convertir les courants de lecture intégrés (IWL) en valeurs de sortie (Bi). Figure de l’abrégé : Fig 4

公开(公告)号：FR3106941B1

公开(公告)日：2022-12-02

申请号：FR2001096

申请日：2020-02-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS

IPC: H02H1/04 ,  H02H9/04 ,  H02M7/155

Abstract: Protection contre des surtensions La présente description concerne un dispositif (3) comprenant un pont redresseur (4) comprenant : une branche connectée entre des premier (202) et deuxième (201) noeuds ; une autre branche comprenant des premier (208) et deuxième (209) transistors MOS en série entre les premier (201) et deuxième (202) noeuds et ayant leurs sources reliées entre elles ; une résistance (R1) connectant la grille du premier transistor (208) et le deuxième noeud (201) ; une autre résistance (R2) connectant la grille du deuxième transistor (209) et le premier noeud (202) ; et pour chaque transistors (208, 209), un circuit (300) comprenant des première (301) et deuxième (302) bornes connectées respectivement au drain à la grille dudit transistor (208, 209), et étant configuré pour coupler électriquement ses première et deuxième bornes lorsqu'une tension entre la première borne dudit circuit et la première borne de l'autre circuit est supérieure à un seuil dudit circuit. Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3092217B1

公开(公告)日：2022-11-25

申请号：FR1900860

申请日：2019-01-30

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TRAMONI ALEXANDRE ,  CHARLES ALEXANDRE

IPC: H04L45/60

Abstract: Communications NFC et UWB La présente description concerne un procédé et dispositif de gestion d’échanges entre un module de communication ultra large bande (5) et un élément sécurisé (7), dans lequel lesdits échanges transitent par un routeur de communication en champ proche (3). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3122955A1

公开(公告)日：2022-11-18

申请号：FR2104975

申请日：2021-05-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TRAMONI ALEXANDRE

IPC: H04B5/02

Abstract: Dispositif de communication en champ proche La présente description concerne un dispositif de communication en champ proche (10) comportant un contrôleur de communication en champ proche (20) comprenant au moins un premier démodulateur (21), adapté à appliquer une démodulation d’un premier type (D1) à un premier signal (S1) modulé selon un premier ou un deuxième type de modulation (M1, M2) ; et au moins un deuxième démodulateur (25), adapté à appliquer une démodulation d’un deuxième type (D2) au premier signal (S1). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3108225B1

公开(公告)日：2022-11-11

申请号：FR2002563

申请日：2020-03-16

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： LINGE YANIS ,  LANDRY SIMON

IPC: H04L9/36 ,  G06F11/14

Abstract: Détection de fautes par un circuit électronique La présente description concerne un procédé (200) de détection de fautes dans une application, par un circuit électronique, d’une première fonction à un message, comprenant les étapes suivantes : générer (203), à partir du message, un nombre N pair non nul de premiers ensembles différents comportant chacun P éléments de données ; appliquer (207), aux P éléments de données de chaque premier ensemble, une ou plusieurs deuxièmes fonctions fournissant, pour chaque premier ensemble, un deuxième ensemble comportant Q images ; et cumuler (211) toutes les images, en commençant par au plus Q-1 images choisies parmi les Q images d’un même deuxième ensemble. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3121780A1

公开(公告)日：2022-10-14

申请号：FR2103797

申请日：2021-04-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MELUL FRANCK ,  MARZAKI ABDERREZAK ,  AKBAL MADJID

IPC: H01L27/115 ,  G11C11/00 ,  G11C16/00

Abstract: Cellule mémoire programmable et effaçable La présente description concerne une cellule mémoire (10) comprenant : un premier caisson (22) dopé d'un premier type de conductivité (N+), en contact avec un deuxième caisson (12) dopé d'un deuxième type de conductivité (P), le deuxième type de conductivité étant opposé au premier type de conductivité ; un troisième caisson (24) dopé du deuxième type de conductivité (P+), en contact avec un quatrième caisson (14) dopé du premier type de conductivité (N) ; un premier mur (16) en contact avec les deuxième (12) et quatrième (14) caissons, le premier mur comprenant un coeur (16a) conducteur ou semiconducteur et une enveloppe isolante (16b) ; un empilement d'une première couche isolante (27), d'une première couche semiconductrice (26), d'une deuxième couche isolante (29) et d'une deuxième couche semiconductrice (28) recouvrant au moins partiellement les deuxième (12) et quatrième (14) caissons ; et une troisième couche semiconductrice (18) sur laquelle repose les deuxième (12) et quatrième (14) caissons et le mur (16). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3119499A1

公开(公告)日：2022-08-05

申请号：FR2100872

申请日：2021-01-29

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ORTET SEBASTIEN ,  BINET VINCENT

IPC: H02M1/08 ,  G06F1/12

Abstract: Synchronisation d'un dispositif électronique La présente description concerne un dispositif comprenant une alimentation à découpage configurée pour avoir un premier mode de fonctionnement synchronisé par un premier signal d'horloge généré par un premier circuit de génération de signal d'horloge (48) et un deuxième mode de fonctionnement asynchrone, dans lequel le premier circuit de génération (48) est configuré pour que le premier signal soit maintenu à une valeur constante durant le deuxième mode de fonctionnement. Figure pour l'abrégé : Fig. 6