-
公开(公告)号：CN105489643A
公开(公告)日：2016-04-13
申请号：CN201510645551.8
申请日：2015-10-08
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L27/088
Abstract: 提供了一种片上系统。所述片上系统(SoC)包括：第一栅极线、第二栅极线和第三栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第二栅极线和第三栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布置于第一栅极线和第三栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；第二栅极接触件，形成在第一栅极线上；第三栅极接触件，形成在第三栅极线上；第一金属线，电连接第二栅极接触件和第三栅极接触件；以及第二金属线，电连接到第一栅极接触件。
-
公开(公告)号：CN112086450B
公开(公告)日：2024-10-18
申请号：CN202010528595.3
申请日：2020-06-11
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528 , G06F30/3947
Abstract: 公开了一种半导体器件，其包括：在衬底上的逻辑单元，逻辑单元包括在第一方向上间隔开的第一有源区域和第二有源区域；在第一和第二有源区域上并在第二方向上延伸的第一和第二有源图案；在第一和第二有源图案上的第一和第二源极/漏极图案；栅电极，在第一方向上延伸以跨越第一和第二有源图案，并在第二方向上以第一节距排列；第一配线，在栅电极上的第一层间电介质层中并且每个电连接到第一源极/漏极图案、第二源极/漏极图案或栅电极；以及第二配线，在第一层间电介质层上的第二层间电介质层中，并在第一方向上彼此平行地延伸。
-
公开(公告)号：CN118231399A
公开(公告)日：2024-06-21
申请号：CN202311661809.4
申请日：2023-12-06
Applicant: 三星电子株式会社
IPC: H01L27/02 , G06F13/40 , H01L23/48 , H01L21/768
Abstract: 一种半导体器件包括：第一I/O接口单元区域，其具有设置在其中的多个第一静电放电(ESD)二极管、第一驱动器和第一硅通孔(TSV)，并且具有用于电连接多个第一ESD二极管、第一驱动器和第一TSV的第一布线图案和第一过孔图案；以及第二I/O接口单元区域，其具有设置在其中的多个第二ESD二极管、第二驱动器和第二TSV并且具有用于电连接第二驱动器、第二TSV和多个第二ESD二极管的子集的第二布线图案和第二过孔图案，其中，除了该子集之外的第二ESD二极管与第二驱动器和第二TSV分离。
-
-
公开(公告)号：CN108400135B
公开(公告)日：2024-01-09
申请号：CN201810118892.3
申请日：2018-02-06
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 本发明提供一种集成电路(IC)，该IC可以包括多个标准单元。该多个标准单元中的至少一个标准单元可以包括：电源轨，配置为向所述至少一个标准单元供电，电源轨在第一方向上延伸；包括至少一个晶体管的单元区域，该至少一个晶体管配置为确定所述至少一个标准单元的功能；第一虚设区域和第二虚设区域，分别与单元区域的在第一方向上的两侧相邻；以及有源区域，跨单元区域、第一虚设区域和第二虚设区域地在第一方向上延伸。有源区域的包括在第一虚设区域或第二虚设区域中的区域电连接到电源轨。
-
Patent Agency Ranking
公开(公告)号：CN105975644B
公开(公告)日：2021-06-11
申请号：CN201510454318.1
申请日：2015-07-29
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F30/398 , G06F30/394
Abstract: 本发明涉及一种设计半导体集成电路的方法。该方法包括：将半导体集成电路的衬底的设计区分隔为单元块，其中邻近的各单元块之间的距离可以大于或等于由半导体集成电路的设计规则定义的最小距离，以提供分离的单元块；在分离的单元块中设计半导体集成电路的布局；以及对各个分离的单元块中的每一个单独着色。
-
公开(公告)号：CN112713135A
公开(公告)日：2021-04-27
申请号：CN202011096148.1
申请日：2020-10-14
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/092 , H01L27/02
Abstract: 公开一种半导体器件，该半导体器件包括在衬底上的逻辑单元，该衬底包括在第一方向上彼此间隔开的第一有源区域和第二有源区域，该逻辑单元包括：第一有源图案和第二有源图案，分别在第一有源区域和第二有源区域上并在与第一方向交叉的第二方向上延伸；多个栅电极，在第一方向上延伸并且每个横跨第一有源图案和第二有源图案；多条第一连接配线，在所述多个栅电极上的第一层间电介质层中并在第二方向上彼此平行地延伸；以及多条第二连接配线，在第一层间电介质层上的第二层间电介质层中并在第一方向上彼此平行地延伸。
-
公开(公告)号：CN112466870A
公开(公告)日：2021-03-09
申请号：CN202010644974.9
申请日：2020-07-07
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/118 , H03K19/0944 , H03K19/0948 , H03K19/096
Abstract: 一种半导体器件包括触发器单元。该触发器单元形成在半导体衬底上，包括触发器电路，并且包括扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路。扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路中的每个包括基于输入一起输出该电路的结果信号的多个有源器件，是触发器电路的子电路，并且当从平面图观看时占据触发器电路的连续边界区域。当从平面图观看时，所述子电路中的至少第一子电路和第二子电路在第一重叠区域中重叠，第一重叠区域包括用于第一子电路的第一连续边界区域的部分和用于第二子电路的第二连续边界区域的部分。
-
公开(公告)号：CN105489643B
公开(公告)日：2020-10-16
申请号：CN201510645551.8
申请日：2015-10-08
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L27/088
Abstract: 提供了一种片上系统。所述片上系统(SoC)包括：第一栅极线、第二栅极线和第三栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第二栅极线和第三栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布置于第一栅极线和第三栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；第二栅极接触件，形成在第一栅极线上；第三栅极接触件，形成在第三栅极线上；第一金属线，电连接第二栅极接触件和第三栅极接触件；以及第二金属线，电连接到第一栅极接触件。
-
公开(公告)号：CN111200422A
公开(公告)日：2020-05-26
申请号：CN201911133967.6
申请日：2019-11-19
Applicant: 三星电子株式会社
IPC: H03K3/3562
Abstract: 公开了一种半导体装置，包括：衬底，其具有在第一方向上彼此相邻的第一区和第二区；以及从第一区朝向第二区延伸的第一栅电极至第三栅电极。第一区和第二区中的每一个包括PMOSFET区和NMOSFET区。第一栅电极至第三栅电极在第一方向上延伸，并在与第一方向不同的第二方向上顺序地布置。第一栅电极和第三栅电极施加有第一信号。第二栅电极施加有作为第一信号的反相信号的第二信号。第一栅电极包括第一区的第一栅极和第二区的第一栅极。第一栅极在第一方向上对准并且彼此连接。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.039 seconds)
