公开(公告)号：CN107706179A

公开(公告)日：2018-02-16

申请号：CN201710673839.5

申请日：2017-08-07

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金熙中 ,  金根楠 ,  金大益 ,  金奉秀 ,  黄有商

IPC: H01L27/108

CPC classification number: H01L23/5329 ,  H01L21/764 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/5283 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/2436 ,  H01L27/2463 ,  H01L27/10805

Abstract: 本公开提供了半导体存储器件。一种半导体存储器件包括：字线，在半导体基板中在第一方向上延伸；位线结构，在字线之上跨过并在交叉第一方向的第二方向上延伸；以及接触焊盘结构，在平面图中在字线之间且在位线结构之间。间隔物结构在位线结构与接触焊盘结构之间延伸。间隔物结构包括沿着位线结构的侧壁在第二方向上延伸的第一空气间隙以及围绕每个接触焊盘结构并且联接到第一空气间隙的第二空气间隙。

公开(公告)号：CN103972066A

公开(公告)日：2014-08-06

申请号：CN201410032103.6

申请日：2014-01-23

Applicant: 三星电子株式会社

Inventor： 金大益 ,  金志永 ,  朴济民 ,  孙洛辰 ,  黄有商

IPC: H01L21/28 ,  H01L21/82 ,  H01L27/02 ,  H01L29/423

CPC classification number: H01L29/4236 ,  H01L21/26586 ,  H01L21/823437 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供了半导体器件及其制造方法。根据制造半导体器件的方法，硬掩模线平行地形成在基板中，并且硬掩模线之间的基板被蚀刻以形成凹槽。硬掩模线在凹槽之间的部分以及基板在凹槽之间的部分被蚀刻。基板在凹槽之间的被蚀刻部分的上表面比凹槽的底表面高。导电层形成为填充凹槽。导电层被蚀刻以分别在凹槽中形成导电图案。

公开(公告)号：CN102800693A

公开(公告)日：2012-11-28

申请号：CN201210165160.2

申请日：2012-05-24

Applicant: 三星电子株式会社

Inventor： 金志永 ,  吴容哲 ,  禹东秀 ,  郑铉雨 ,  秦教英 ,  崔成菅 ,  洪亨善 ,  黄有商

IPC: H01L29/423 ,  H01L29/06 ,  H01L23/488 ,  H01L27/108 ,  H01L21/8242

CPC classification number: G11C11/4096 ,  G11C11/404 ,  G11C11/4085 ,  H01L21/823437 ,  H01L27/10823 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10891 ,  H01L27/10894 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/66484 ,  H01L29/66613 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供了一种半导体器件及其形成方法，在该半导体器件中由两个子栅独立地控制一个沟道区以抑制泄漏电流的产生。

公开(公告)号：CN102446919A

公开(公告)日：2012-05-09

申请号：CN201110302245.6

申请日：2011-10-08

Applicant: 三星电子株式会社

Inventor： 金大益 ,  洪亨善 ,  黄有商 ,  郑铉雨

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10844 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10876 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/94

Abstract: 本发明提供一种具有垂直沟道晶体管的半导体存储器件及其制造方法。该半导体器件包括：半导体衬底；半导体柱，从半导体衬底延伸，该半导体柱包括第一区域、第二区域和第三区域，第二区域位于第一区域和第三区域之间，第三区域位于第二区域与半导体衬底之间，直接相邻的区域具有不同的导电类型；第一栅极图案，设置在第二区域上，第一绝缘层在第一栅极图案与第二区域之间；以及第二栅极图案，设置在第三区域上，其中第二区域通过第二栅极图案欧姆连接到衬底。

公开(公告)号：CN100428442C

公开(公告)日：2008-10-22

申请号：CN03123469.0

申请日：2003-05-14

Applicant: 三星电子株式会社

Inventor： 郑弘植 ,  金奇南 ,  黄有商

IPC: H01L21/82 ,  H01L21/8242 ,  H01L21/336 ,  H01L21/311

CPC classification number: H01L27/10873 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/76897 ,  H01L27/10855 ,  H01L27/10888 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659

Abstract: 在一个实施例中，包括栅电极和覆盖栅电极的绝缘层的多个栅极结构形成在半导体衬底上。使用栅极结构作为掩模，低剂量的杂质离子注入到半导体衬底内形成源/漏区。第一绝缘间隔层形成在栅极结构的侧壁上，第二绝缘间隔层形成在第一绝缘间隔层上。此后使用第一和第二绝缘间隔层作为掩模，高剂量的杂质离子注入到半导体衬底内形成源/漏区。然后除去第二绝缘间隔层。因此，通过调节有效沟道长度和接触电阻可以提高接触电阻和晶体管的特性。

公开(公告)号：CN112447726B

公开(公告)日：2025-03-07

申请号：CN202010644166.2

申请日：2020-07-07

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  金根楠 ,  金桐䎸 ,  金奉秀 ,  金恩娥 ,  尹燦植 ,  李基硕 ,  丁贤玉 ,  韩成熙 ,  黄有商

IPC: H10B12/00 ,  H01L23/528

Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度比有源区域的顶表面的高度大，第二掩模覆盖字线，其中，有源区域具有延伸为相对于第一方向形成锐角的条形形状。

公开(公告)号：CN113130748B

公开(公告)日：2024-11-12

申请号：CN202011156646.0

申请日：2020-10-26

Applicant: 三星电子株式会社

Inventor： 赵在奂 ,  吴正焕 ,  李相昊 ,  李准原 ,  裵珍宇 ,  韩成熙 ,  黄有商

IPC: H10N97/00 ,  H10B12/00

Abstract: 一种半导体器件，可以包括：衬底上的底部子电极；所述底部子电极上的顶部子电极；覆盖所述底部子电极和顶部子电极的介电层；以及所述介电层上的板电极。所述顶部子电极可以包括阶梯，所述阶梯从其与所述底部子电极相邻的侧表面延伸到所述顶部子电极的内部。所述顶部子电极可以包括比所述阶梯低的高度的下部和比所述阶梯高的高度的上部。所述下部的最大宽度可以比所述上部的最小宽度窄。所述下部的所述最大宽度可以比所述底部子电极的顶端的宽度窄。所述底部子电极可以在与所述顶部子电极相邻的区域中包括凹陷。

公开(公告)号：CN110047814B

公开(公告)日：2024-11-12

申请号：CN201910037891.0

申请日：2019-01-15

Applicant: 三星电子株式会社

Inventor： 洪智硕 ,  李基硕 ,  朴济民 ,  黄有商

IPC: H01L23/538 ,  H01L21/768

Abstract: 一种半导体器件，包括：半导体衬底上的层间绝缘层、在层间绝缘层中的通路塞和通路塞上的布线线路，其中通路塞和布线线路彼此耦接并形成阶梯结构。半导体器件包括在层间绝缘层和通路塞之间的第一气隙区、以及在层间绝缘层和布线线路之间的第二气隙区。第一气隙区和第二气隙区彼此不竖直重叠。

公开(公告)号：CN109841630B

公开(公告)日：2024-02-02

申请号：CN201811284157.6

申请日：2018-10-29

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金俊秀 ,  金熙中 ,  金奉秀 ,  山田悟 ,  李圭弼 ,  韩成熙 ,  洪亨善 ,  黄有商

IPC: H10B41/40 ,  H10B41/20 ,  H10B43/40 ,  H10B43/20

Abstract: 一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。

公开(公告)号：CN108133936B

公开(公告)日：2023-08-22

申请号：CN201711234913.X

申请日：2017-11-30

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  李宰圭 ,  徐基皙 ,  洪亨善 ,  黄有商 ,  高宽协

IPC: H10B12/00 ,  H10B61/00 ,  G11C11/406 ,  G11C11/408

Abstract: 本发明提供一种集成电路(IC)器件和制造该IC器件的方法，其中该IC器件可以包括包含单个芯片的单个基板以及在基板上互相间隔开并且具有不同结构的多个存储单元。制造IC器件可以包括在基板的第一区域中形成多条第一字线以及在基板的第二区域中或者第二区域上形成多条第二字线。多个电容器可以形成在第一字线上。多条源极线可以形成在第二字线上。覆盖所述多个电容器和所述多条源极线的绝缘层可以形成在第一区域和第二区域中。可变电阻结构可以形成在第二区域中的与基板的上表面间隔开第一垂直距离的位置处。